申请/专利权人：三星电子株式会社

申请日：2018-11-07

公开（公告）日：2024-05-10

公开（公告）号：CN110176263B

主分类号：G11C11/4096

分类号：G11C11/4096

优先权：["20180220 KR 10-2018-0020019"]

专利状态码：有效-授权

法律状态：2024.05.10#授权;2021.02.09#实质审查的生效;2019.08.27#公开

摘要：本公开涉及基于外部电压确定操作模式的存储器装置以及操作该存储器装置的方法。该存储器装置包括：单元阵列，所述单元阵列包括多个存储单元；模式选择器，所述模式选择器检测外部提供的至少一个电压信号的电平，并根据检测所述至少一个电压信号的所述电平的结果，选择与多个标准对应的多个操作模式中的任何一个。所述存储器装置还包括模式控制器，所述模式控制器响应于来自所述模式选择器的模式选择信号，输出设置信息，所述设置信息用于设置所述存储器装置来经由根据所述多个标准中的选定标准的接口与存储器控制器通信；以及校准电路，所述校准电路根据所述设置信息，生成用于控制所述存储器装置中的电路块的控制码。

主权项：1.一种存储器装置，包括：单元阵列，所述单元阵列包括多个存储单元；模式选择器，所述模式选择器被配置为检测外部提供的至少一个电压信号的电平，并且根据检测所述至少一个电压信号的所述电平的结果来选择与多个标准对应的多个操作模式中的任何一个；模式控制器，所述模式控制器被配置为响应于来自所述模式选择器的模式选择信号，输出设置信息，所述设置信息用于设置所述存储器装置来经由根据所述多个标准中的选定标准的接口与存储器控制器进行通信；以及校准电路，所述校准电路被配置为根据所述设置信息，生成用于控制所述存储器装置中的电路块的控制码，其中，所述模式选择器被配置为接收第一电源电压和第二电源电压作为所述至少一个电压信号，并且通过检测所述第一电源电压的电平和所述第二电源电压的电平之间的差来生成所述模式选择信号。

全文数据：基于外部电压确定操作模式的存储器装置及其操作方法相关申请的交叉引用根据要求于2018年2月20日在韩国知识产权局提交的第10-2018-0020019号韩国专利申请的优先权，其全部内容通过引用并入本文。技术领域本发明构思涉及一种存储器装置，更具体地，涉及一种基于外部电压来确定操作模式的存储器装置，以及操作这种存储器装置的方法。背景技术目前，在高性能电子系统中广泛使用的半导体存储器装置的容量和速度正在增加。这种存储器装置的示例包括动态随机存取存储器DRAM，其是基于存储在电容器中的电荷来确定数据的易失性存储器。存储器装置通常根据各种标准经由接口与存储器控制器进行通信。在存储器装置的加工和制造期间，用于与存储器控制器通信的接口标准被确定，并且存储器装置被实现为根据所确定的标准使用接口来执行通信。然而，根据各种类型的标准制造各种存储器装置的需求降低了生产效率。发明内容本发明构思的实施例提供了一种存储器装置以及该存储器装置的操作方法，所述存储器装置能够通过选择与应用于系统的标准对应的操作模式来提高生产效率并且为所述存储器装置配置内部电路块以执行根据选定标准的接口。本发明构思的实施例提供了一种存储器装置，所述存储器装置包括：单元阵列，所述单元阵列包括多个存储单元；模式选择器，所述模式选择器被配置为检测外部提供的至少一个电压信号的电平，并根据检测所述至少一个电压信号的所述电平的结果来选择与多个标准对应的多个操作模式中的任何一个；模式控制器，所述模式控制器被配置为响应于来自所述模式选择器的模式选择信号，输出设置信息，所述设置信息用于设置所述存储器装置来根据所述多个标准中的选定标准的接口与存储器控制器进行通信；校准电路，所述校准电路被配置为根据所述设置信息，生成用于控制所述存储器装置中的电路块的控制码。本发明构思的实施例还提供了一种存储器装置，所述存储器装置包括：存储单元阵列，所述存储单元阵列包括多个存储单元；模式选择器，所述模式选择器被配置为检测外部提供的至少一个电源电压的电平，并根据检测所述至少一个电源电压的所述电平的结果，选择低功率双倍数据速率4标准模式或低功率双倍数据速率4X标准模式中的一个作为用于与存储器控制器进行接口的标准；模式控制器，所述模式控制器被配置为响应于来自所述模式选择器的模式选择信号，输出与所选择的标准模式对应的设置信息；以及校准电路，所述校准电路被配置为响应于来自所述模式控制器的所述设置信息，生成第一控制码，所述第一控制码用于将所述存储器装置的输出数据的电压电平调整到所述低功率双倍数据速率4标准模式下的第一电平，并且将所述存储器装置的所述输出数据的所述电压电平调整到所述低功率双倍数据速率4X标准模式下的与所述第一电平不同的第二电平。本发明构思的实施例还提供了一种操作存储器装置的方法，所述存储器装置包括模式选择器和校准电路，所述方法包括：在系统的初始操作期间，所述模式选择器接收第一命令和一个或更多个电源电压；响应于所述第一命令的接收，所述模式选择器检测所述一个或更多个电源电压的电平；根据检测所述电源电压的结果，所述模式选择器选择与从多个标准中选择的任何一个标准对应的操作模式；以及根据所选择的操作模式，所述校准电路执行校准操作，以调整所述存储器装置的输出数据的电压电平，并启用禁用片内端接电路。附图说明以下将参考附图更详细地描述本发明构思的前述和其他特征，其中：图1示出了根据本发明构思的示例实施例的存储器系统的框图；图2示出了图1的存储器装置的操作的示例的框图；图3示出了根据本发明构思的示例实施例的存储器装置的框图；图4所示的电路图示出了根据本发明构思的实施例中的模式选择来控制输出驱动器的示例；图5所示的电路图示出了根据本发明构思的实施例中的模式选择来控制片内端接ODT电路的示例；图6A示出了根据本发明构思的示例实施例的在存储器装置中执行模式选择操作的定时的图；图6B示出了根据本发明构思的示例实施例的在存储器装置中执行的模式选择操作的流程图；图7示出了根据本发明构思的示例实施例的模式选择器和模式控制器的框图；图8示出了根据本发明构思的示例实施例的存储器装置中包括的校准电路的图；图9示出了根据本发明构思的示例实施例的存储器装置中包括的校准电路的基准电压生成器的图；图10A示出了根据本发明构思的示例实施例的存储器装置的模式控制器的框图；图10B示出了根据本发明构思的示例实施例的存储器装置的模式控制器的控制译码器的框图；图11示出了根据本发明构思的示例实施例的存储器装置的操作方法的流程图；图12示出了根据本发明构思的示例实施例的另一存储器系统的框图；以及图13示出了根据本发明构思的示例实施例的又一存储器系统的图。具体实施方式在下文中，将参考附图详细描述本发明构思的示例实施例。在本发明构思的领域中的传统是可以根据执行所描述的一个或多个功能的块来描述和说明实施例。这些块本文可以称为单元或模块等由模拟和或数字电路物理地实现，例如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子元件、有源电子元件、光学组件、硬连线电路等，并且可以可选地由固件和或软件来驱动。电路例如可以在一个或更多个半导体芯片中实施，或者在诸如印刷电路板等的基板支撑件上实施。构成块的电路可以由专用硬件实现，或者由处理器例如，一个或更多个编程的微处理器和相关电路实现，或者由执行块的一些功能的专用硬件和执行块的其他功能的处理器的组合来实现。在不脱离本发明构思的范围的情况下，可以将实施例的每个块物理地分成两个或更多个交互且分立的块。同样地，在不脱离本发明构思的范围的情况下，可以将实施例的块物理地组合成更复杂的块。图1示出了根据本发明构思的示例实施例的存储器系统的框图。参考图1，存储器系统10包括存储器控制器100和存储器装置200。存储器控制器100向存储器装置200提供各种信号以控制存储器操作，例如写操作和读操作。例如，存储器控制器100包括可以生成各种命令的命令生成器110，并且存储器控制器100可以向存储器装置200提供命令CMD和地址ADD以从存储单元阵列210的存储单元存取数据DATA。命令CMD可以包括用于正常存储器操作的命令，例如数据写操作和数据读操作。此外，存储器控制器100可以提供用于存储器装置200中的各种控制操作的命令CMD。例如，响应于校准命令CMD_ZQ，存储器装置200可以执行用于配置存储器装置200中的各种电路块的操作，例如，片内端接ODTon-dietermination电路未示出、输出驱动器未示出和或各种其他电路块。存储器控制器100可以响应于来自主机HOST的请求来访问存储器装置200。存储器控制器100可以使用各种协议与主机HOST进行通信。例如，存储器控制器100可以使用各种不同的通信协议中的任何一种与主机HOST进行通信，例如外围组件互连ExpressPCI-E、高级技术附件ATA、串行ATASATA、并行ATAPATA或串行连接SCSISAS以及其他通信协议。此外，各种其他接口协议例如通用串行总线USB、多媒体卡MMC、增强型小型磁盘接口ESDI或集成驱动电子设备IDE以及其他接口协议可以被应用为主机HOST与存储器控制器100之间的协议。存储器装置200可以包括各种类型的存储器。例如，存储器装置200可以包括动态随机存取存储器DRAM，诸如双倍数据速率同步动态随机存取存储器DDRSDRAM、低功率双倍数据速率LPDDRSDRAM、图形双倍数据速率GDDRSDRAM和RambusTM动态随机存取存储器RDRAM以及其他各种类型的存储器。然而，示例实施例不必限于上述类型的存储器。例如，存储器装置200可以包括非易失性存储器，诸如闪存存储器、磁RAMMRAM、铁电RAMFeRAM、相变RAMPRAM和电阻RAMReRAM以及其他类型的非易失性存储器。存储器装置200可以根据各种标准经由接口与存储器控制器100进行通信。例如，存储器控制器100和存储器装置200可以执行即，实现各种接口，诸如低功率双倍数据速率4LPDDR4、低功率双倍数据速率4XLPDDR4X和各种其他类型的标准。下文中，LPDDR4和LPDDR4X将在本发明构思的示例实施例中举例说明。然而，本发明构思的示例实施例不必限于上述接口，并且示例实施例可以使用各种其他类型的标准来实现。根据一个示例实施例，存储器装置200可以选择两个或更多个标准中的任何一个，并且经由根据所选择的标准的接口与存储器控制器100进行通信。例如，可以不需要根据各种标准使用不同的制造过程来制造存储器装置200。而是，根据一个示例实施例的存储器装置200可以选择与多个标准中的特定标准例如，用于存储器系统10或存储器控制器100的标准对应的操作模式，并且可以经由根据所选择的操作模式的接口与存储器控制器100进行通信。例如，存储器装置200的模式选择器230可以通过使用即，响应于外部电压信号Sig_Vol来确定和选择存储器装置200的操作模式。例如，模式选择器230可以接收两个或更多个电压信号Sig_Vol，检测电压信号Sig_Vol的电平之间的差，并根据检测结果来确定应用于存储器系统10的标准。此外，模式选择器230可以根据所确定的标准来选择多个操作模式中的一个。例如，根据模式选择器230的选择结果，存储器装置200可以在执行根据LPDDR4标准的接口的第一操作模式例如，LPDDR4标准模式下进行操作，或者可以在执行根据LPDDR4X标准的接口的第二操作模式例如，LPDDR4X标准模式下进行操作。在其他实施例中，除了上述第一操作模式和第二操作模式之外，存储器装置200还可以在其他操作模式下进行操作。存储器装置200的模式控制器220可以根据所选择的操作模式来执行用于配置存储器装置200中的各种电路块的操作。例如，存储器装置200可以包括与存储器操作相关的各种电路块，诸如校准电路、片内端接ODT电路和输出驱动器，并且模式控制器220可以输出用于配置各种电路块的第一设置信息以在第一操作模式下操作存储器装置200，或者输出用于配置各种电路块的第二设置信息以在第二操作模式下操作存储器装置200。基于模式选择器230的选择结果，模式控制器220可以根据与应用于存储器系统10或存储器控制器100的标准相同的标准来输出接口的设置信息。此外，诸如校准电路、ODT电路和存储器装置200的输出驱动器之类的各种电路块的操作特性可以基于来自模式选择器230的选择结果和来自模式控制器220的设置信息中的至少一个被配置。根据一个示例实施例，模式控制器220可以包括模式寄存器组MRS，并且从存储器控制器100提供的MRS信息可以被存储在MRS中。例如，MRS的MRS信息可以包括关于多个字段的信息，并且提供给存储器装置200中的电路块的设置信息可以通过译码关于字段的信息来生成。在这种情况下，当存储器控制器100根据LPDDR4标准执行即，实现接口时，模式控制器220可以通过与LPDDR4标准对应的第一译码操作来生成设置信息。此外，当存储器控制器100执行根据LPDDR4X标准的接口时，模式控制器220可以通过与LPDDR4X标准对应的第二译码操作来生成设置信息。也就是说，可以根据来自模式选择器230的选择结果，通过使用MRS的相同字段值来生成不同类型的设置信息。根据一个示例实施例，存储器装置200可以向存储器控制器100发送和从存储器控制器100接收各种类型的信号，并且存储器装置200可以包括用于提供与各种类型的信号中的至少一些对应的端接电阻的ODT电路。可以根据来自模式控制器220的设置信息来设置ODT电路的操作状态。例如，可以在第一操作模式和第二操作模式下以不同的方式来控制ODT电路的启用状态，或者可以在第一操作模式和第二操作模式下以不同的方式来设置端接电阻。此外，可以根据来自模式控制器220的设置信息以不同的方式来设置用于生成输出数据的输出驱动器的操作状态。例如，可以将逻辑高电平VOH调整为在第一操作模式和第二操作模式下是不同的。例如，在第一操作模式和第二操作模式下，可以不同地设置输出数据的逻辑高电平VOH与输出驱动器的电源电压VDDQ之比。根据一个示例实施例，模式选择器230可以响应于来自存储器控制器100的命令CMD执行模式选择操作。例如，当存储器装置200初始操作时，存储器装置200可以从存储器控制器100接收校准命令CMD_ZQ，并且存储器装置200可以在执行校准操作之前基于如前所述的电压信号Sig_Vol的电平之间的差来执行模式选择操作。此外，存储器装置200可以从存储器控制器100接收各种其他类型的命令CMD以用于初始化操作，并且如上所述的模式选择操作可以响应于在初始化操作期间接收的不同类型的命令CMD来执行。根据如上所述的示例实施例，可以通过统一的制造过程来制造执行根据LPDDR4和LPDDR4X标准的接口的存储器装置200，并且可以通过在存储器装置200的初始操作期间的自检来确定根据LPDDR4标准或LPDDR4X标准的接口。这样就不需要根据预测的需求来调整存储器装置200的生产量，存储器装置200的生产效率可以通过统一的制造过程得到改善，库存量管理的风险可以被消除。也就是说，根据本发明构思的实施例，不必单独制造分别支持例如LPDDR4和LPDDR4X标准的存储器装置。也就是说，每个能够都支持例如LPDDR4和LPDDR4X这两种标准的存储器装置可以在使用相同的制造过程或生产中制造，并且在初始操作期间，每个存储器装置可以确定并选择LPDDR4标准或LPDDR4X标准来作为接口标准。图2示出了图1的存储器装置200的操作的示例的框图。在图2中所示的存储器系统10中，还示出了向存储器装置200提供各种电压信号的电源管理集成电路PMIC11。存储器装置200可以在初始操作期间接收外部电压信号，并且基于所述外部电压信号执行模式选择操作。例如，在存储器装置200执行根据低功率双倍数据速率LPDDR标准的接口时的初始操作期间，存储器装置200可以从PMIC11接收包括第一电源电压VDDQ和第二电源电压VDD2的各种电源电压。例如，第一电源电压VDDQ可以被提供作为存储器装置200中的输入输出电路的电源。此外，可以提供存储器装置200中设置的单元核和外围电路所使用的各种类型的电源电压。例如，可以将第二电源电压VDD2提供为外围电路的电源。尽管未在图2中示出，还可以将第三电源电压VDD1和第四电源电压VDDQL提供给存储器装置200，该第三电源电压VDD1被用作单元核的电源，该第四电源电压VDDQL是输入输出电路的电源并且具有与第一电源电压VDDQ不同的电平。模式选择器230可以检测第一电源电压VDDQ和第二电源电压VDD2的电压电平之间的差，并且可以基于检测到的电压电平之间的差来选择多个操作模式中的一个作为存储器装置200的操作模式。根据一个示例实施例，第一电源电压VDDQ和第二电源电压VDD2中的至少一个可以被存储器装置200中的分压器未示出分压，并且可以使用分压的电压来执行检测电平差的操作。此外，来自模式选择器230的模式选择信号Sel_mode可以被提供给模式控制器220，并且模式控制器220可以响应于模式选择信号Sel_mode来输出模式控制信号Ctrl_mode。该模式控制信号Ctrl_mode可以包括用于配置存储器装置200中的各种电路块的设置信息Info_set。如上所述，存储器装置200可以直接检测从PMIC11提供的各种电压信号并确定操作模式。基于操作模式，可以对诸如校准电路、输出驱动器和ODT电路的各种电路块进行配置，使得存储器装置200执行根据LPDDR4标准或LPDDR4X标准的接口。例如，根据采用了存储器装置200的系统或根据存储器控制器中采用的标准，第一电源电压VDDQ和第二电源电压VDD2中的至少一个可以处于不同的电压电平，并且可以执行用于配置电路块的操作，使得可以根据与所选择的操作模式对应的标准来执行接口。尽管图2示出了使用第一电源电压VDDQ和第二电源电压VDD2的模式选择操作，示例实施例不限于使用第一电源电压VDDQ和第二电源电压VDD2。例如，可以通过检测提供给存储器装置200的多个电源电压中的一个或更多个所选择的电源电压来执行模式选择操作，该多个电源电压包括上述第一电源电压至第四电源电压即，包括第三电源电压VDD1和第四电源电压VDDQL。图3示出了根据本发明构思的示例实施例的存储器装置的示例的框图。参考图3，存储器装置300包括单元阵列310、输入输出电路321、ODT电路322、校准电路330、控制逻辑340和地址缓冲器350。存储器装置300还包括行译码器ROWDEC361、列译码器COLDEC362、输入输出读出放大器IOSA363和输入输出门控gating单元364。此外，控制逻辑340还包括命令译码器341、模式选择器342和模式控制器343。尽管图3示出了模式选择器342和模式控制器343被包括在控制逻辑340中的示例，但示例实施例不限于在控制逻辑340中包括模式选择器342和模式控制器343，并且可以在控制逻辑340外部提供模式选择器342和模式控制器343中的至少一个。地址缓冲器350可以接收从存储器控制器例如，图1中所示的100提供的地址ADD。该地址ADD可以包括用于指示单元阵列310的行的行地址ROW_ADD和用于指示单元阵列310的列的列地址COL_ADD。输入输出门控单元364可以通过输入输出电路321将来自输入输出读出放大器363的读取数据提供到外部。此外，输入输出电路321可以包括输入缓冲器未示出，并且数据可以在数据写操作期间通过输入缓冲器和输入输出门控单元364被提供给单元阵列310。输入输出电路321将读取数据提供给外部，并通过输入输出焊盘DQ来接收用于写操作的数据。控制逻辑340可以控制存储器装置300的整体操作，命令译码器341可以对从存储器控制器提供的命令CMD进行译码。提供给存储器装置300的命令CMD的类型可以由命令译码器341根据对命令CMD的译码结果来确定，并且响应于特定命令CMD，可以执行如上所述的操作模式的选择和电路块的配置。例如，当接收到用于在存储器装置300的初始操作期间执行校准的命令CMD时，存储器装置300可以执行如前所述的模式选择操作和配置操作。此外，模式选择器342可以比较从外部提供的即，外部提供的电源电压的电平，并且基于电源电压的电平的比较结果来执行模式选择操作。例如，可以根据LPDDR4和LPDDR4X标准将第一电源电压VDDQ和第二电源电压VDD2提供给存储器装置300，并且模式选择器342可以基于第一电源电压VDDQ和第二电源电压VDD2的电平之间的差来执行模式选择操作。此外，模式控制器343可以基于模式选择结果来生成与所选择的标准对应的设置信息Info_set。根据一个示例实施例，来自模式选择器342的模式选择信号Sel_mode和设置信息Info_set中的至少一个可以被提供给校准电路330。校准电路330也可以向输入输出电路321提供控制码Ctrl_IO以基于模式选择信号Sel_mode和或设置信息Info_set来调整数据信号的电压电平，并且也可以向ODT电路322提供控制码Ctrl_ODT以启用片内端接或调整端接电阻值。图4所示的电路图示出了根据本发明构思的实施例中的模式选择来控制输出驱动器的示例。图5所示的电路图示出了根据本发明构思的实施例中的模式选择来控制片内端接ODT电路的示例。参考图4，输出驱动器3210可以实现为图3中所示的输入输出电路321的一部分，并且可以接收第一电源电压VDDQ作为电源并且基于上拉操作和下拉操作通过输入输出焊盘DQ来提供输出数据DOUT。输出数据DOUT的逻辑高电压可以对应于VOH，而逻辑低电压可以对应于接地电压。根据LPDDR4标准的接口处的VOH的电压电平和根据LPDDR4X标准的接口处的VOH的电压电平可以彼此不同。输出驱动器3210可以包括上拉单元或上拉驱动器PU，该上拉单元包括彼此并联连接并且连接到第一电源电压VDDQ的一个或更多个晶体管，以及可以包括下拉单元或下拉驱动器PD，该下拉单元包括彼此并联连接并且连接到接地电压的一个或更多个晶体管。尽管图4示出了每个上拉单元PU和下拉单元PD均包括多个NMOS晶体管，但示例实施例不限于他们均包括多个NMOS晶体管。在其他实施例中，上拉单元PU和下拉单元PD中的每一个可以既包括NMOS晶体管也包括PMOS晶体管。或者，上拉单元PU和下拉单元PD中的至少一个可以包括PMOS晶体管。而且，上拉单元PU和下拉单元PD中的至少一个还可以包括与各个晶体管对应的电阻元件未示出。控制码Ctrl_IO可以根据如前所述的模式选择操作和控制操作被提供给输出驱动器3210，控制码Ctrl_IO可以包括用于控制上拉单元PU的上拉控制信号OP_PU以及用于控制下拉单元PD的下拉控制信号OP_PD。上拉单元PU的晶体管可以具有与上拉控制信号OP_PU对应的连接状态，并且下拉单元PD的晶体管可以具有与下拉控制信号OP_PD对应的连接状态。可以根据通过模式选择操作选择的操作模式例如，LPDDR4标准模式或LPDDR4X标准模式来改变控制信号Ctrl_IO的值。例如，当输出读取数据时，上拉单元PU的晶体管具有与上拉控制信号OP_PU对应的ONOFF状态，下拉单元PD的晶体管可以被关断。在这种情况下，由上拉单元PU生成的电流的大小可以根据上拉单元PU的晶体管的ONOFF状态而变化。因此，可以根据LPDDR4标准模式或LPDDR4X标准模式来适当地调整VOH的电压电平。参考图5，存储器装置300可以包括输入缓冲器Buf_In，该输入缓冲器Buf_In用于经由输入输出焊盘DQ从外部存储器控制器接收写入数据，并且也包括连接到输入缓冲器Buf_In的输入端的节点的ODT电路322。ODT电路322可以包括多个晶体管和连接到该多个晶体管的各个端接电阻Rt。而且，根据如前所述的模式选择操作和控制操作，可以将控制码Ctrl_ODT提供给ODT电路322，并且ODT电路322的晶体管可以具有与控制码Ctrl_ODT对应的连接状态。根据控制码Ctrl_ODT，可以控制连接到输入缓冲器Buf_In的输入节点的ODT电路322的启用，或者可以调整ODT电路322的端接电阻值。例如，根据通过模式选择操作选择的操作模式例如，LPDDR4标准模式或LPDDR4X标准模式，可以将端接电阻提供或不提供给输入缓冲器Buf_In的输入节点。可以在LPDDR4标准模式和LPDDR4X标准模式中的任何一个中禁用ODT电路322，并且可以在LPDDR4标准模式和LPDDR4X标准模式中的另一个中启用ODT电路322。根据一个示例实施例，除了写入数据之外，存储器装置300可以通过相应的焊盘来接收诸如命令和地址的各种信号，并且可以对应于各种信号来布置另外的ODT电路。响应于控制信号Ctrl_ODT，可以仅启用一些ODT电路，并且可以禁用其他ODT电路。根据一个示例实施例，在根据LPDDR4标准的接口中启用的ODT电路的类型可以与在根据LPDDR4X标准的接口中启用的ODT电路的类型不同。此外，根据一个示例实施例，输出驱动器3210的上拉单元PU和下拉单元PD中的任何一个可以是用于在数据写操作期间提供端接电阻的电路。例如，图5中所示的ODT电路322可以对应于图4中所示的输出驱动器3210的下拉单元PD，并且根据前述实施例，用于控制ODT电路322的控制信号Ctrl_ODT在这种情况下可以包括下拉控制信号OP_PD。图6A示出了根据本发明构思的示例实施例的在存储器装置中执行模式选择操作的定时的图。图6B示出了根据本发明构思的示例实施例的在存储器装置中执行的模式选择操作的流程图。参考图6A，可以在存储器装置例如，图2中的200或图3中的300的初始操作期间执行初始校准ZQ校准，并且，可以在初始校准ZQ校准之前的某部分中执行根据一个示例实施例的使用电压信号的模式选择操作。例如，可以将执行现有初始校准ZQ校准的时间段的一部分分配为用于检测电压信号的电平的时间段，并且通过检测第一电源电压VDDQ和或第二电源电压VDD2的电平，可以确定LPDDR4LP4标准模式和LPDDR4XLP4X标准模式。例如，当存储器装置例如，图2中的200或图3中的300连接到根据LPDDR4标准的接口执行通信的存储器控制器例如，图1中的100时，存储器装置可以接收具有根据LPDDR4标准的电压电平的第一电源电压VDDQ和第二电源电压VDD2，并且可以执行用于通过模式选择和模式配置操作来配置存储器装置中的各种电路块的操作，使得执行根据LPDDR4标准的接口的通信。另一方面，当存储器装置连接到根据LPDDR4X标准的接口来执行通信的存储器控制器时，第一电源电压VDDQ和第二电源电压VDD2中的至少一个的电压电平与LPDDR4标准相比可以不同，可以执行基于检测第一电源电压VDDQ和第二电源电压VDD2的结果来配置存储器装置中的各种电路块的操作，从而执行根据LPDDR4X标准的接口的通信。例如，在初始校准ZQ校准期间，提供给存储器装置的电源电平可以是充分稳定的，因此提供给存储器装置的第一电源电压VDDQ和第二电源电压VDD2可以具有稳定的电压电平。因此，可以就在执行初始校准ZQ校准之前，设置用于模式选择的时间段。另一方面，可以在存储器装置例如，图2中的200或图3中的300的操作期间执行多个校准ZQ校准。图6B示出了一个详细的示例，在该示例中模式选择操作例如在存储器装置的初始操作期间由图3所示的模式选择器342来执行。首先，可以例如从存储器控制器100向存储器装置300提供请求执行校准ZQ校准的第一命令CMD操作S11，并且存储器装置300可以确定所接收到的请求校准ZQ校准命令的命令CMD是否对应于初始校准命令操作S12。当例如，通过控制逻辑340确定所接收的命令CMD不是初始校准命令时操作S12中的否，存储器装置可以立即执行校准ZQ校准而无需执行如上所述的模式选择操作操作S17。另一方面，当所接收到的校准ZQ校准命令对应于初始校准命令时操作S12中的是，存储器装置300可以进行到用于执行模式选择的操作操作S13。例如，可以执行用于选择LPDDR4标准或LPDDR4X标准模式的自检测操作，并且可以由模式选择器342来执行比较用于模式选择操作的从外部提供的电源电压的电平的操作操作S14。将作为比较电压电平的结果的、第一电源电压VDDQ和第二电源电压VDD2之间的电平差，与某阈值例如，α进行比较，并且可以基于比较结果来执行模式配置操作。例如，当第二电源电压VDD2比第一电源电压VDDQ大了阈值例如，α或更多时操作S14中的是，可以执行用于配置内部电路块的操作，使得存储器装置300例如，DRAM执行根据LPDDR4X标准的接口操作S15。另一方面，如果第二电源电压VDD2没有比第一电源电压VDDQ大了阈值例如，α时操作S14中的否，可以执行用于配置内部电路块的操作，使得存储器装置执行根据LPDDR4标准的接口操作S16。也就是说，当所接收到的校准ZQ校准命令对应于初始校准命令时操作S12中的是，模式选择器342选择性地生成模式选择信号Sel_mode，使得存储器装置执行根据LPDDR4X标准操作S15或LPDDR4标准操作S16的接口。此外，当完成如上所述的模式选择操作和配置操作时，可以根据来自存储器控制器的指令来执行ZQ校准操作操作S17。图7示出了根据本发明构思的示例实施例的模式选择器和模式控制器的框图。参考图7，存储器装置400包括模式选择器410。模式选择器410经由第一焊盘接收第一电源电压VDDQ，经由第二焊盘接收第二电源电压VDD2。可以例如由诸如图1中所示的PMIC11的电源管理集成电路来提供第一电源电压VDDQ和第二电源电压VDD2。模式选择器410包括差分放大器或比较器411，其可以根据第一电源电压VDDQ和第二电源电压VDD2之间的电平差来生成输出。差分放大器411的输出可以对应于如上所述的模式选择信号Sel_mode。在LPDDR4标准或LPDDR4X标准下，第一电源电压VDDQ和第二电源电压VDD2可以具有各种电压电平。例如，在LPDDR4标准和LPDDR4X标准下，第二电源电压VDD2可以具有1.1V的电压电平。另一方面，第一电源电压VDDQ在LPDDR4标准下可以具有1.1V的电压电平，而在LPDDR4X标准下可以具有0.6V的电压电平。例如，第一电源电压VDDQ和第二电源电压VDD2中的至少一个可以被分压并提供给差分放大器411的一个节点。图7示出了一个示例，在该示例中通过多个电阻器R1、R2至Rk对第二电源电压VDD2进行分压并且将分压后的第二电源电压VDD2提供给差分放大器411的一个节点反相节点，并且第一电源电压VDDQ被提供给第二节点非反相节点。在如前所述的，例如由模式选择器410执行的用于检测第一电源电压VDDQ和第二电源电压VDD2的电压电平的操作中，分压后的第二电源电压VDD2对应于基准电压电平，并且可以基于第一电源电压VDDQ是大于还是小于基准电压电平来执行模式选择操作。模式控制器420可以包括用于根据多个标准来配置操作的设置信息，并且响应于模式选择信号Sel_mode，模式控制器420可以将与任何一个标准对应的设置信息提供给存储器装置400内的内部电路块430。在一个实施例中，设置信息可以包括例如存储在存储器或寄存器423中的LP4X设置信息，以及例如存储在存储器或寄存器425中的LP4设置信息，尽管设置信息不限于存储在寄存器中。根据一个示例实施例，模式控制器420可以包括基于从外部存储器控制器例如，诸如图1中所示的存储器控制器100提供的某信息例如，MRS信息生成的用于多个标准的设置信息，并且选择器421可以响应于模式选择信号Sel_mode来输出与任何一个标准对应的设置信息。内部电路块430可以响应于模式选择信号Sel_mode和或根据所选择的标准的设置信息来执行内部配置操作。例如，可以将设置信息提供给先前描述的校准电路例如，诸如图3中所示的校准电路330，并且校准电路中的各种组件可以具有与设置信息对应的状态。此外，从校准电路提供的控制信号或控制码的值可以根据设置信息而变化，并且可以基于控制信号或控制码来配置像输出驱动器例如，诸如图4中所示的输出驱动器3210和ODT电路例如，诸如图5中所示的ODT电路322这样的各种电路块的状态。此外，在LPDDR4标准和LPDDR4X标准下执行不同操作的各种类型的电路块可以包括在存储器装置400中，并且根据一个示例实施例，可以通过模式选择操作来不同地调整电路块的配置。例如，可以基于设置信息来调整用于接收写入数据的输入缓冲器的增益，并且也可以基于设置信息来调整用于确定写入数据的逻辑状态的输入基准电压的电平。图8示出了根据本发明构思的示例实施例的包括在存储器装置中的校准电路的图。图9示出了根据本发明构思的示例实施例的包括在存储器装置中的校准电路的基准电压生成器的图。参考图8，校准电路500可以包括与多个标准对应的电路。例如，校准电路500可以包括与LPDDR4标准对应的复制上拉驱动器511和复制下拉驱动器521和531，也可以包括与LPDDR4X标准对应的复制上拉驱动器512和复制下拉驱动器522和532。复制上拉驱动器511和复制下拉驱动器521和531可以对应于LPDDR4标准下的输出驱动器的上拉单元和下拉单元的复制电路。此外，复制上拉驱动器512和复制下拉驱动器522和532可以对应于LPDDR4X标准下的输出驱动器的上拉单元和下拉单元的复制电路。模式选择信号Sel_modeB被提供给与LPDDR4标准对应的复制驱动器511、521和531，模式选择信号Sel_mode被提供给与LPDDR4X标准对应的复制驱动器512、522和532。此外，校准电路500还可以包括基准电压生成器540、第一比较器551和第二比较器552、第一计数器561和第二计数器562。基准电压生成器540可以响应于设置信息Info_set而生成用于下拉校准的第一基准电压PD_VREF以及用于上拉校准的第二基准电压PU_VREF。第一基准电压PD_VREF被提供给第一比较器551的一个输入端例如，反相节点，并且第二基准电压PU_VREF被提供给第二比较器552的一个输入端例如，非反相节点。第一比较器551将连接到ZQ焊盘的第一节点a的电压与第一基准电压PD_VREF进行比较，并且第一计数器561可以根据比较结果基于计数操作来生成下拉控制码PD_CODE。复制下拉驱动器531和532中的晶体管响应于下拉控制码PD_CODE被控制为导通关断，并且通过下拉校准操作，可以生成使复制下拉驱动器531和532的内部电阻均变为与存储器装置外部的ZQ电阻Rzq相同的下拉控制码PD_CODE。此外，第二比较器552将复制上拉驱动器511和512与复制下拉驱动器521和522之间的第二节点b的电压与第二基准电压PU_VREF进行比较，并且第二计数器562可以根据来自第二比较器552的比较结果，基于计数操作来生成上拉控制码PU_CODE。复制上拉驱动器511和512中的晶体管响应于上拉控制码PU_CODE被控制为导通关断，并且通过上拉校准操作，可以生成使输出驱动器的输出数据的电压电平VOH达到目标电平的上拉控制码PU_CODE。如先前关于图4所述的输出数据的电压电平VOH，例如可以基于来自校准电路500的上拉控制码PU_CODE被调整。此外，如先前关于图5所述的ODT电阻，例如可以基于下拉控制码PD_CODE被调整。根据一个示例实施例，上拉控制码PU_CODE和下拉控制码PD_CODE中的至少一个在LPDDR4标准和LPDDR4X标准下可以具有不同的值。例如，基准电压生成器540在LPDDR4标准和LPDDR4X标准下可以生成具有不同电平的第一基准电压PD_VREF和第二基准电压PU_VREF。图9示出了图8的基准电压生成器540的示例。如图9所示，基准电压生成器540包括用于生成第一基准电压PD_VREF的第一分压器541和用于生成第二基准电压PU_VREF的第二分压器542。此外，可以将如先前所述的模式选择信号Sel_mode提供给第一分压器541和第二分压器542中的每一个。可以根据模式选择信号Sel_mode来调整分压操作，并且第一基准电压PD_VREF和第二基准电压PU_VREF的电压电平可以基于此而变化。根据如上所述的示例实施例，校准电路500可以包括这样的驱动器，即与LPDDR4标准对应的复制上拉驱动器511、复制下拉驱动器521和复制下拉驱动器531，以及这样的驱动器，即与LPDDR4X标准对应的复制上拉驱动器512、复制下拉驱动器522和复制下拉驱动器532。根据模式选择信号Sel_mode选择性地启用与任何一个标准对应的驱动器，因此可以执行根据所选择的标准的校准操作。此外，尽管图8示出了基准电压生成器540响应于设置信息Info_set而控制第一基准电压PD_VREF和第二基准电压PU_VREF的电平，但是也可以基于上述模式选择信号Sel_mode来调整第一基准电压PD_VREF和第二基准电压PU_VREF的电平。图10A示出了根据本发明构思的示例实施例的存储器装置的模式控制器的框图。图10B示出了根据本发明构思的示例实施例的存储器装置的模式控制器的控制译码器的框图。参考图10A，模式控制器600包括模式寄存器组MRS610和控制译码器620。模式控制器600可以包括用于生成存储器装置中的各种电路块的设置信息的组件，并且ODT控制译码器在图10A中被示出作为控制译码器620的示例。例如，模式控制器600可以对应于图1和图2中的模式控制器220和图3中的模式控制器343。多条模式寄存器信息可以被包括在MRS610中，并且一些模式寄存器信息的多条字段信息例如，MR22[5:3]可以被用于控制ODT电路。控制译码器620可以响应于模式选择信号Sel_mode对字段信息MR22[5:3]执行译码操作和选择操作。例如，参考图10B，控制译码器620包括：第一译码器621，其用于根据LPDDR4标准来生成设置信息例如，各个设置信息CS_ODT_en_LP4、CA_ODT_en_LP4和CSK_ODT_en_LP4；第二译码器622，其用于根据LPDDR4X标准来生成设置信息例如，各个设置信息CS_ODT_en_LP4X、CA_ODT_en_LP4X和CSK_ODT_en_LP4X；以及选择器623、624和625。第一译码器621和第二译码器622可以响应于相同的字段信息MR22[5:3]而输出具有不同的值的设置信息。选择器623、624和625可以响应于模式选择信号Sel_mode而选择性地分别输出第一译码器621的译码结果或第二译码器622的译码结果作为设置信息CS_ODT_en、CA_ODT_en和CK_ODT_en。关于各种类型的信号的ODT电路的启用可以根据来自选择器623至625的设置信息CS_ODT_en、CA_ODT_en和CK_ODT_en被控制。例如，提供端接电阻的信号类型在LPDDR4标准和LPDDR4X标准下可以是不同的。图11示出了根据本发明构思的示例实施例的存储器装置的操作方法的流程图。参考图11，当向存储器装置例如，图3中的300供电时，例如，由控制逻辑340执行存储器装置的初始化操作操作S21。当向存储器装置提供多个电源电压时，存储器装置例如，模式选择器342可以检测一个或更多个电压信号的电平操作S22。例如，在上述实施例中，可以根据LDDR标准将第一电源电压VDDQ和第二电源电压VDD2提供给存储器装置，并且可以检测到第一电源电压VDDQ和第二电源电压VDD2之间的电平差。存储器装置的操作模式可以例如，由模式控制器343根据检测到的电平差来进行配置操作S23。例如，可以执行用于配置内部电路块的操作，使得存储器装置根据LPDDR4标准的接口或者LPDDR4X标准的接口来与存储器控制器例如，诸如图1中的存储器控制器100进行通信。例如，当为存储器装置设置第一操作模式以根据LPDDR4标准的接口进行通信时，存储器装置可以接收与LPDDR4X标准相比具有相对大的电平的第一电源电压VDDQ，并且由输出驱动器驱动和输出的输出数据的逻辑高电平可以具有第一电压电平操作S24。此后，可以对包括了存储器装置的系统执行重启操作操作S25，并且例如，模式选择器342可以对在重启操作之后提供给存储器装置的电压信号的电平进行检测操作S26。例如，当存储器装置连接到根据另一标准的接口与其通信的存储器控制器时，存储器装置可以接收具有与先前的电压电平不同的电平的电压信号，其中第一电源电压VDDQ和第二电源电压VDD2之间的电平差可以与重新启动系统之前的不同。存储器装置可以例如，由模式控制器343根据检测电压信号的电平的结果，将存储器装置的操作模式设置为第二操作模式操作S27。例如，可以执行用于配置内部电路块的操作以根据LPDDR4X标准的接口来执行通信。例如，存储器装置可以接收具有与LPDDR4标准的电源电压相比相对低的电平的电源电压VDDQ，并且由输出驱动器驱动和输出的输出数据的逻辑高电平可以具有第二电压电平操作S28。图12示出了根据本发明构思的示例实施例的另一存储器系统的框图。图12示出了包括了应用处理器710和存储器装置720的数据处理系统700，其中应用处理器710中的存储器控制模块711和存储器装置720可以构成存储器系统。存储器控制模块711也包括命令生成器711_1，并且命令生成器711_1可以生成用于控制存储器装置720的各种操作的命令CMD。根据先前描述的实施例，命令生成器711_1可以生成校准命令CMD_ZQ，并且存储器装置720可以响应于校准命令CMD_ZQ来执行如上所述的模式确定操作和配置操作。应用处理器710可以执行主机的功能。此外，应用处理器710可以实现为片上系统SoC。SoC可以包括应用了具有某种标准总线标准的协议的系统总线未示出，并且可以包括连接到系统总线的各种知识产权IP块。作为系统总线的标准规范，可以应用高级RISC机器ARM的高级微控制器总线架构AMBA协议。AMBA协议的总线类型可以包括例如高级高性能总线AHB、高级外围总线APB、高级可扩展接口AXI、AXI4、AXI一致性扩展ACE以及其他总线类型。此外，可以应用其他类型的协议，包括SONICs公司的uNetwork、IBM的CoreConnect和OCP-IP的开放内核协议。应用处理器710还包括处理器712以及经由系统总线连接的运行存储器713。处理器712可以控制应用处理器710内的各种操作，并且例如可以控制存储器控制模块711以对存储器装置720进行存取。此外，处理器712可以通过执行程序来执行各种控制操作，运行存储器713可以存储用于控制操作的程序。根据一个示例实施例，应用处理器710还可以包括执行调制解调器功能的知识产权IP块。在这种情况下，应用处理器710可以被称为ModAPTM。存储器装置720包括根据前述实施例的模式选择器723和模式控制器722。模式选择器723可以从外部接收电压信号Sig_Vol，对电压信号Sig_Vol执行电压检测操作，并且根据电压检测的结果提供操作模式的确定结果。此外，模式控制器722可以存储关于多个标准的设置信息，并且响应于来自模式确定器723的确定结果，将关于任何一个标准的设置信息提供给存储器装置720内的电路块。图13示出了根据本发明构思的示例实施例的存储器系统的另一示例的图。参考图13，存储器系统800包括存储器控制器810和一个或更多个存储器模块820。存储器模块820包括模块板，在该模块板上安装有根据示例实施例的一个或更多个存储器装置821。此外，存储器模块820可以实现为单列直插式存储模块SIMM或双列直插式存储模块DIMM。此外，存储器系统800还可以包括PMIC830。PMIC830可以向存储器模块820提供包括了上述各种电源电压的电压信号Sig_Vol。存储器装置821可以包括根据上述实施例的模式选择器821_1。此外，尽管未在图13中示出，存储器装置821中还可以包括用于根据模式选择的结果配置电路块的模式控制器。模式选择器821_1可以检测由PMIC830提供的电压信号Sig_Vol的电平，并选择与多个标准对应的操作模式中的任何一个。例如，可以选择LPDDR4标准模式作为操作模式，或者可以选择LPDDR4X标准模式作为操作模式。如上所述，已经在附图和说明书中公开了示例实施例。尽管已经参考特定术语描述了本发明的实施例，但是应当理解的是，它们仅用于描述本发明构思的目的，而不是用于限制权利要求中限定的发明构思的范围。因此，本领域的普通技术人员将理解的是，在不脱离本发明构思的范围的情况下，各种修改和等同实施例都是可能的。因此，本发明构思的真正保护范围应当由所附权利要求的技术构思确定。

权利要求：1.一种存储器装置，包括：单元阵列，所述单元阵列包括多个存储单元；模式选择器，所述模式选择器被配置为检测外部提供的至少一个电压信号的电平，并且根据检测所述至少一个电压信号的所述电平的结果来选择与多个标准对应的多个操作模式中的任何一个；模式控制器，所述模式控制器被配置为响应于来自所述模式选择器的模式选择信号，输出设置信息，所述设置信息用于设置所述存储器装置来经由根据所述多个标准中的选定标准的接口与存储器控制器进行通信；以及校准电路，所述校准电路被配置为根据所述设置信息，生成用于控制所述存储器装置中的电路块的控制码。2.根据权利要求1所述的存储器装置，其中所述模式选择器从外部电源管理集成电路接收第一电源电压和第二电源电压作为所述至少一个电压信号，并且被配置为通过检测所述第一电源电压的电平和所述第二电源电压的电平之间的差来生成所述模式选择信号。3.根据权利要求1所述的存储器装置，其中所述存储器装置经由根据低功率双倍数据速率4标准或低功率双倍数据速率4X标准的接口与所述存储器控制器进行通信，所述至少一个电压信号包括在所述低功率双倍数据速率4标准和所述低功率双倍数据速率4X标准中定义的第一电源电压和第二电源电压，以及所述模式选择器被配置为基于检测所述第一电源电压的电平和所述第二电源电压的电平之间的差的结果，选择所述多个操作模式中的第一操作模式和所述多个操作模式中的第二操作模式中的一个，其中所述第一操作模式用于执行根据所述低功率双倍数据速率4标准的接口，所述第二操作模式用于执行根据所述低功率双倍数据速率4X标准的接口。4.根据权利要求3所述的存储器装置，其中所述模式选择器包括分压器和比较器，所述分压器被配置为对所述第二电源电压进行分压，以及所述比较器被配置为通过将所述第一电源电压的所述电平与作为对所述第二电源电压分压的结果而生成的电压电平进行比较，生成所述模式选择信号。5.根据权利要求1所述的存储器装置，其中所述电路块包括用于将读取数据输出到所述存储器控制器的输出驱动器，以及所述校准电路被配置为生成第一控制码作为所述控制码，所述第一控制码用于当所述多个操作模式中的第一操作模式被设置时，响应于所述设置信息将所述读取数据的电压电平调整到第一电平，并且用于当所述多个操作模式中的第二操作模式被设置时，响应于所述设置信息将所述读取数据的电压电平调整到第二电平。6.根据权利要求5所述的存储器装置，其中所述电路块还包括片内端接电路，所述片内端接电路被配置为在数据写操作期间提供端接电阻器，以及所述校准电路被配置为：生成第二控制码作为所述控制码，所述第二控制码用于当所述第一操作模式被设置时响应于所述设置信息启用所述片内端接电路，并且用于当所述第二操作模式被设置时响应于所述设置信息禁用所述片内端接电路。7.根据权利要求1所述的存储器装置，其中响应于由所述存储器控制器提供的校准命令，所述模式选择器被配置为在执行校准操作之前生成所述模式选择信号。8.根据权利要求7所述的存储器装置，其中所述模式选择器被配置为：选择性地在由所述存储器控制器提供的所述校准命令对应于初始校准命令时，生成所述模式选择信号。9.根据权利要求1所述的存储器装置，其中所述模式控制器包括模式寄存器组，所述模式寄存器组被配置为存储由所述存储器控制器提供的具有多条字段信息的模式寄存器信息，所述模式控制器被配置为：当从所述多个操作模式中选择了根据低功率双倍数据速率4标准的第一操作模式时，通过对所述多条字段信息进行的第一译码操作，输出第一设置信息作为所述设置信息，所述第一设置信息用于根据所述低功率双倍数据速率4标准的接口，以及所述模式控制器被配置为：当从所述多个操作模式中选择了根据低功率双倍数据速率4X标准的第二操作模式时，通过对所述多条字段信息进行的第二译码操作，输出第二设置信息作为所述设置信息，所述第二设置信息用于根据所述低功率双倍数据速率4X标准的接口。10.一种存储器装置，包括：存储单元阵列，所述存储单元阵列包括多个存储单元；模式选择器，所述模式选择器被配置为检测外部提供的至少一个电源电压的电平，并根据检测所述至少一个电源电压的所述电平的结果，选择低功率双倍数据速率4标准模式和低功率双倍数据速率4X标准模式中的一个作为用于与存储器控制器进行接口的标准；模式控制器，所述模式控制器被配置为响应于来自所述模式选择器的模式选择信号，输出与所选择的标准模式对应的设置信息；以及校准电路，所述校准电路被配置为响应于来自所述模式控制器的所述设置信息，生成第一控制码，所述第一控制码用于将所述存储器装置的输出数据的电压电平调整到所述低功率双倍数据速率4标准模式下的第一电平并且将所述存储器装置的所述输出数据的所述电压电平调整到所述低功率双倍数据速率4X标准模式下的第二电平，所述第二电平与所述第一电平是不同的。11.根据权利要求10所述的存储器装置，其中所述模式选择器接收为所述存储器装置的输入输出电路供电的第一电源电压和为外围电路供电的第二电源电压，并且所述模式选择器被配置为根据所述第一电源电压的电平和所述第二电源电压的电平之间的差，选择所述低功率双倍数据速率4标准模式或所述低功率双倍数据速率4X标准模式。12.根据权利要求10所述的存储器装置，还包括被配置为生成所述输出数据的输出驱动器，其中所述输出驱动器包括：包括了一个或更多个第一晶体管的上拉单元和包括了一个或更多个第二晶体管的下拉单元，其中所述校准电路包括：第一比较器，所述第一比较器被配置为将第一内部电压的电平与第一基准电压的电平进行比较，并生成第一比较结果；第一计数器，所述第一计数器被配置为基于所述第一比较结果，生成用于控制所述下拉单元的所述一个或更多个第二晶体管的第一控制码；以及基准电压生成器，所述基准电压生成器被配置为响应于所述设置信息，生成所述第一基准电压并且在所述低功率双倍数据速率4标准模式和所述低功率双倍数据速率4X标准模式下不同地调整所述第一基准电压。13.根据权利要求12所述的存储器装置，其中所述校准电路还包括：第二比较器，所述第二比较器被配置为将第二内部电压的电平与第二基准电压的电平进行比较，并生成第二比较结果；以及第二计数器，所述第二计数器被配置为基于所述第二比较结果，生成用于控制所述上拉单元的所述一个或更多个第一晶体管的第二控制码，其中，所述基准电压生成器还被配置为响应于所述设置信息，生成所述第二基准电压并且在所述低功率双倍数据速率4标准模式和所述低功率双倍数据速率4X标准模式下不同地调整所述第二基准电压。14.根据权利要求13所述的存储器装置，还包括片内端接电路，其中所述校准电路被配置为：响应于来自所述模式控制器的所述设置信息，生成所述第一控制码，所述第一控制码用于在所述低功率双倍数据速率4标准模式下将所述片内端接电路控制为启用状态和禁用状态中的任何一个，并在所述低功率双倍数据速率4X标准模式下将所述片内端接电路控制为所述启用状态和所述禁用状态中的另一个。15.一种操作存储器装置的方法，所述存储器装置包括模式选择器和校准电路，所述方法包括：在系统的初始操作期间，所述模式选择器接收第一命令和一个或更多个电源电压；响应于所述第一命令的接收，所述模式选择器检测所述一个或更多个电源电压的电平；所述模式选择器根据检测所述一个或更多个电源电压的电平的结果来选择与从多个标准中选择的任何一个标准对应的操作模式；以及所述校准电路根据所选择的操作模式执行校准操作以调整所述存储器装置的输出数据的电压电平，并启用禁用片内端接电路。16.根据权利要求15所述的方法，其中，所述第一命令对应于所述系统的所述初始操作期间的初始校准命令，以及在开始与所述初始校准命令对应的初始校准操作之前，执行所述操作模式的选择。17.根据权利要求15所述的方法，其中所述存储器装置选择性地经由根据低功率双倍数据速率4标准和低功率双倍数据速率4X标准中的一个标准的接口，与外部存储器控制器进行通信，以及其中，所述执行所述校准操作包括：将所述输出数据的所述电压电平设置为第一电平以执行根据所述低功率双倍数据速率4标准的接口，以及将所述输出数据的所述电压电平设置为第二电平以执行根据所述低功率双倍数据速率4X标准的接口。18.根据权利要求17所述的方法，其中所述执行所述校准操作包括：在根据所述低功率双倍数据速率4标准的接口处，将所述片内端接电路设置为启用状态和禁用状态中的任何一个；并且在根据所述低功率双倍数据速率4X标准的接口处，将所述片内端接电路设置为所述启用状态和所述禁用状态中的另一个。19.根据权利要求17所述的方法，其中所述检测所述一个或更多个电源电压的所述电平包括：将在所述低功率双倍数据速率4标准和所述低功率双倍数据速率4X标准下定义的第一电源电压和第二电源电压之间的电压电平差与阈值进行比较。20.根据权利要求17所述的方法，其中所述选择所述操作模式包括选择与所述低功率双倍数据速率4标准对应的第一操作模式，所述方法还包括：根据在所述系统重启之后接收到的所述一个或更多个电源电压的电平的检测结果，将所述存储器装置的所述操作模式设置为与所述低功率双倍数据速率4X标准对应的第二操作模式。

百度查询： 三星电子株式会社 基于外部电压确定操作模式的存储器装置及其操作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD