恭喜瑞昱半导体股份有限公司张书瑜获国家专利权
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
龙图腾网恭喜瑞昱半导体股份有限公司申请的专利集成电路布局设计方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN111666732B 。
龙图腾网通过国家知识产权局官网在2023-09-26发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：201910170236.2，技术领域涉及：G06F30/392；该发明授权集成电路布局设计方法是由张书瑜;徐世荣;谢瀚颉;罗宇诚;蔡政宇设计研发完成，并于2019-03-07向国家知识产权局提交的专利申请。
本集成电路布局设计方法在说明书摘要公布了：本发明披露了一种集成电路布局设计方法，能够减少一集成电路布局设计流程的结果的电路面积与功率的消耗。该集成电路布局设计流程包含一前段流程与一后段流程。该集成电路布局设计方法包含下列步骤：依据初始时钟延迟设定执行该前段流程，以产生一初始网表；依据该初始网表执行该后段流程的至少一部分以得到更新时钟延迟设定；依据该更新时钟延迟设定执行该前段流程的至少一部分，以产生一更新网表；以及依据该更新网表执行该后段流程，以得到该集成电路布局设计流程的结果。
本发明授权集成电路布局设计方法在权利要求书中公布了：1.一种集成电路布局设计方法，能够改善一集成电路布局设计流程的结果，该集成电路布局设计流程包含一前段流程与一后段流程，其中该前段流程包含一逻辑合成流程，该后段流程包含一自动布局绕线流程，该集成电路布局设计方法包含：依据初始时钟延迟设定执行该前段流程，以产生一初始网表；依据该初始网表执行该后段流程的至少一部分，以得到更新时钟延迟设定；依据该更新时钟延迟设定执行该前段流程的至少一部分，以产生一更新网表；以及依据该更新网表执行该后段流程，以得到该集成电路布局设计流程的结果。
如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人瑞昱半导体股份有限公司，其通讯地址为：中国台湾新竹；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号