买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜浙江大学申请的专利基于FPGA实现卷积神经网络的软硬件协同加速方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN117610626B 。

龙图腾网通过国家知识产权局官网在2025-05-13发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202311624785.5，技术领域涉及：G06N3/063；该发明授权基于FPGA实现卷积神经网络的软硬件协同加速方法是由孟文超;刘宏森;龙常青;王宁;贺诗波;顾超杰;杨秦敏;陈积明设计研发完成，并于2023-11-30向国家知识产权局提交的专利申请。

本基于FPGA实现卷积神经网络的软硬件协同加速方法在说明书摘要公布了：本发明公开了一种基于FPGA实现卷积神经网络的软硬件协同加速方法，该方法包括：选取卷积神经网络和数据集，并对卷积神经网络进行训练和量化；将量化模型根据所将权重和参数保存为二进制的机器语言文件。根据保存的数据生成硬件电路，使用卷积并行优化、矩阵划分、循环展开和访存流水化实现软硬件加速协同；对实现软硬件协同优化的数据重新生成硬件IP，根据硬件IP完成硬件设置、约束与布线。本发明采用的软硬件协同优化策略实现了算子级优化，能高效地使用已设计好的卷积模块；采用一整套神经网络量化与模型压缩方案，保证模型的实际部署效果且本发明具有多FPGA平台通用性。

本发明授权基于FPGA实现卷积神经网络的软硬件协同加速方法在权利要求书中公布了：1.一种基于FPGA实现卷积神经网络的软硬件协同加速方法，其特征在于，该方法包括：S1、选取卷积神经网络和数据集，并对卷积神经网络进行训练和量化；S2、模型部署：按所属网络层将权重、偏置参数保存为二进制的机器语言文件.bin，后续根据需求通过AXI总线传输到FPGA缓存中来读取；S3、软硬件协同：根据保存的数据生成硬件电路，其中根据功能生成网络层IP；采用流水线结构增加并行度；通过矩阵划分指定矩阵的存储方式；通过更改循环体中条件判断指令的占比来提高执行效率；对FPGA从缓存中读取并写入数据的操作过程进行流水化；所述采用流水线结构增加并行度具体为：使用一级流水线结构增加并行度和使用二级流水线来增加并行度，其中二级流水线为两个内部嵌套循环，使用时需要调整循环嵌套间的顺序解决存取与处理的冲突问题，确保不产生数据依赖；S4、硬件实施：对实现软硬件协同优化的数据重新生成硬件IP，根据硬件IP完成硬件设置、约束与布线。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人浙江大学，其通讯地址为：310058 浙江省杭州市西湖区余杭塘路866号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。