申请/专利权人：台湾积体电路制造股份有限公司

申请日：2019-07-02

公开（公告）日：2020-02-11

公开（公告）号：CN110783214A

主分类号：H01L21/66(20060101)

分类号：H01L21/66(20060101)

优先权：["20180731 US 62/712,499","20190116 US 16/249,315"]

专利状态码：有效-授权

法律状态：2022.07.12#授权;2020.03.06#实质审查的生效;2020.02.11#公开

摘要：本发明实施例涉及晶片级测试方法及其测试结构，其中所述方法包含：将第一导电迹线的第一端耦合到自由电子源；用电子束扫描所述第一导电迹线及第二导电迹线的暴露表面；所述第一导电迹线及第二导电迹线是交替布置且间隔开的；在执行所述扫描的同时获得所述第一导电迹线及所述第二导电迹线的图像；及基于所述图像确定所述第一导电迹线及所述第二导电迹线的布线特性。

主权项：1.一种测试晶片的方法，其包括：将第一导电迹线的第一端耦合到自由电子源；用电子束扫描所述第一导电迹线及第二导电迹线的暴露表面，所述第一导电迹线及第二导电迹线是交替布置且间隔开的；在执行所述扫描的同时获得所述第一导电迹线及所述第二导电迹线的图像；及基于所述图像确定所述第一导电迹线及所述第二导电迹线的布线特性。

全文数据：

权利要求：

百度查询： 台湾积体电路制造股份有限公司 晶片级测试方法及其测试结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD