申请/专利权人：力旺电子股份有限公司

申请日：2016-08-03

公开（公告）日：2020-02-14

公开（公告）号：CN106981309B

主分类号：G11C16/10(20060101)

分类号：G11C16/10(20060101);G11C16/14(20060101);G11C16/26(20060101)

优先权：["20160119 US 62/280,683"]

专利状态码：有效-授权

法律状态：2020.02.14#授权;2017.08.18#实质审查的生效;2017.07.25#公开

摘要：本发明公开了一种存储阵列，存储阵列包括复数个存储分页，每一存储分页包括复数个存储比特组，每一存储比特组包括复数个存储单元。每一存储单元包括浮接栅极模块、控制元件及清除元件。位在同一行的复数个存储比特组耦接至相同的清除线，而位在相异行的复数个存储比特组耦接至相异的复数条清除线。因此存储阵列能够支持比特组操作，且位在相同比特组的存储单元还可共享相同的井区。存储阵列的面积会降低，也能够更有弹性地支持各种操作。

主权项：1.一种存储阵列，其特征在于，包括：复数个存储分页，每一存储分页包括复数个存储比特组，每一存储比特组包括复数个存储单元，每一存储单元包括：浮接栅极模块，包括：浮接栅极晶体管，具有第一端、第二端及浮接栅极；源极晶体管，具有第一端、第二端及控制端，所述源极晶体管的所述第一端耦接至源极线，所述源极晶体管的所述第二端耦接至所述浮接栅极晶体管的所述第一端，及所述源极晶体管的所述控制端耦接至字符线；及比特晶体管，具有第一端、第二端及控制端，所述比特晶体管所述第一端耦接至所述浮接栅极晶体管的所述第二端，所述比特晶体管所述第二端耦接至比特线，及所述比特晶体管所述控制端耦接至所述字符线；控制元件，具有基体端、第一端、第二端及控制端，所述控制元件的所述基体端耦接至控制线，所述控制元件的所述第一端耦接至所述基体端，所述控制元件的所述第二端耦接至所述基体端，及所述控制元件的所述控制端耦接至所述浮接栅极；及清除元件，具有基体端、第一端、第二端及控制端，所述清除元件的所述第一端耦接至清除线，及所述清除元件的所述控制端耦接至所述浮接栅极；其中：位在同一行的复数个存储比特组是耦接至相同的清除线；及位在相异行的复数个存储比特组是耦接至相异的复数条清除线。

全文数据：存储阵列技术领域[0001]本发明是有关于一种存储阵列，特别是一种能够执行比特组清除操作的可重复写入的非挥发性存储阵列。背景技术[0002]电子可重复写入的非挥发性存储器是一种在没有电源供应时仍然能够保存储存的信息，并且能够允许在电路板上被重复写入的存储器。因为这种非挥发性存储器所能应用的范围相当广泛，因此将非挥发性存储器与其他主要电路嵌入在同一芯片的需求也曰益成长，尤其是在对电路面积要求相当严苛的个人电子装置，特别需要将非挥发性存储器与其他电路嵌入在同一芯片中。[0003]现有技术的非挥发性存储器包括用来储存数据的浮接栅极晶体管，以及一个或两个用来致能浮接栅极晶体管以执行对应操作的选择晶体管。浮接栅极的写入操作及清除操作可由耦合元件来控制。[0004]因为位在不同存储分页或不同存储器区段的存储单元应要能够独立操作，因此当存储器的操作涉及到改变井区或基体偏压时，位在不同分页或区段的存储单元常会被设置在彼此独立的区域。然而因为制程上的空间区隔规定spacingrule，独立区域间的区隔空间将显著地扩大电路所需的硅晶面积。再者，对于需要支持比特组byte操作，例如支持比特组的同时写入及清除操作的系统而言，存储单元所接收到的控制信号还会更加复杂，并使共享电路面积的做法更加困难。因此，如何减少电路面积，并增进电路面积使用的效率即成为了有待解决的问题。发明内容[0005]为了能够较增进存储器电路的面积使用效率以减少所需的电路面积，并能够弹性地支持各种的读取写入操作，本发明的一实施例提供一种存储阵列。存储阵列包括复数个存储分页。[0006]每一存储分页包括复数个存储比特组，每一存储比特组包括复数个存储单元，每一存储单元包括浮接栅极模块、控制元件及清除元件。[0007]浮接栅极模块包括浮接栅极晶体管、源极晶体管及比特晶体管。浮接栅极晶体管具有第一端、第二端及浮接栅极。源极晶体管具有第一端、第二端及控制端，源极晶体管的第一端耦接至源极线，源极晶体管的第二端耦接至所述浮接栅极晶体管的所述第一端，而源极晶体管的控制端耦接至字符线。比特晶体管具有第一端、第二端及控制端，比特晶体管的第一端耦接至所述浮接栅极晶体管的所述第二端，比特晶体管的第二端耦接至比特线，而比特晶体管的控制端耦接至所述字符线。[0008]控制兀件具有基体％、第一端、第二端及控制端，控制元件的基体端稱接至控制线，控制元件的第一端耦接至所述基体端，控制元件的第二端耦接至所述基体端，而控制元件的控制端耦接至所述浮接栅极。[0009]清除元件具有基体端、第一端、第二端及控制端，的第一端耦接至清除线，而清除元件的控制端耦接至所述浮接栅极。[0010]其中位在同一行的复数个存储比特组是耦接至相同的清除线，而位在相异行的复数个存储比特组是耦接至相异的复数条清除线。[0011]本发明的另一实施例提供一种存储阵列。存储阵列包括复数个存储分页。[0012]每一存储分页包括复数个存储比特组，每一存储比特组包括复数个存储单元，每一存储单元包括浮接栅极模块、控制元件及清除元件。[0013]浮接栅极模块包括浮接栅极晶体管、源极晶体管及比特晶体管。浮接栅极晶体管具有第一端、第二端及浮接栅极。源极晶体管具有第一端、第二端及控制端，源极晶体管的第一端耦接至源极线，源极晶体管的第二端耦接至所述浮接栅极晶体管的所述第一端，而源极晶体管的控制端耦接至字符线。比特晶体管具有第一端、第二端及控制端，比特晶体管的第一端耦接至所述浮接栅极晶体管的所述第二端，比特晶体管的第二端稱接至比特线而比特晶体管的控制端耦接至所述字符线。’[0014]控制元件具有基体端、第一端、第二端及控制端，控制元件的基体端耦接至控制线，控制元件的第一端耦接至所述基体端，控制元件的第二端耦接至所述基体端，而控制元件的控制端耦接至所述浮接栅极。[00151清除元件具有基体端、第一端、第二端及控制端，的第一端耦接至清除线，而清除元件的控制端耦接至所述浮接栅极。[0016]位在同一行的复数个存储比特组是耦接至相同的控制线，而位在相异行的复数个存储比特组是耦接至相异的复数条控制线。附图说明[0017]图1为本发明一实施例的存储阵列的示意图。[0018]图2为图1的存储阵列的存储分页的布局图。[0019]图3为图1的存储单元在写入操作期间的信号电压示意图。[0020]图4为图1的存储单元在清除操作期间的信号电压示^图。[0021]图5为本发明一实施例的存储阵列的示意图。、…、°[0022]图6为图5的存储阵列的存储分页的布局图。°[0023]图7为图5的存储单元在写入操作期间的信号电压示意图[0024]图8为图5的存储单元在清除操作期间的信号电压示^图。[0025]图9为本发明一实施例的存储阵列的示意图。、N…、。[0026]其中，附图标记说明如下：^°_10、20、30存储阵列[0028]MP1至MPM、MP’l至MP，M存储分页[0029]MBi,1SMBx,nMBm,iSMBm,n存储比特组[0030]MB，i,iSMB，i,nMB，miSMB，mn[0031]1001，1，1至1001，1，11位在同一行，且两者会耦接至相同的源极线SLNj比特线BLni。存储单元l〇〇l，N，K及存储单元1〇〇m,N，k位在同一行，且两者会耦接至相同的源极线SLnK及比特线BLn，K。控制元件120具有基体端、第一端、第二端及控制端。控制元件丨20的基体端耦接至对应的控制线，控制兀件120的第一端锅接至控制元件12〇的基体端，控制元件120的第二端耦接至控制元件120的基体端，而控制元件120的控制端耦接至浮接栅极晶体管丨丨2的浮接栅极。[0063]在本实施例中，相同存储分页的存储单元会耦接至相同的控制线，而位在相异存储分页的存储单元则会耦接至相异的控制线。举例来说，存储单元1〇〇1,1,1至1〇〇1,1,1及存储单元1001,N,1至1001，N，K位在相同的存储分页MP1中，并耦接至相同的控制线CL1。相似地，存储单元l〇〇M,l，l至10〇M,l,K及存储单元10〇M,N,l至10〇M,N,K位在相同的存储分页MPM中，并耦接至相同的控制线CLM。[0064]清除兀件130具有基体端、第一端、第二端及控制端。清除元件130的基体端親接至对应的井偏压线，清除元件130的第一端耦接至对应的清除线，清除元件130的第二端为浮接状态或是耦接至清除元件130的第一端，清除元件13〇的控制端耦接至浮接栅极晶体管112的浮接栅极。[0065]在存储阵列10中，位在同一行的存储比特组会耦接至相同的清除线，而位在相异行的存储比特组会耦接至相异的清除线。举例来说，存储比特组MB1;1及存储比特组在相同一行，并且会親接到相同的清除线ELI。同样地，存储比特组MBi,n及存储比特组MBm,n位在相同一行，并且会耦接到相同的清除线ELN。再者，位在相同存储分页的存储单元会耦接至相同的井偏压线，且位在相异存储分页的存储单元会耦接至相异的井偏压线。举例来说，存储单元1〇〇1,1,1至l〇〇i,i,K及存储单元100i,N,i至100i,N,K都位在相同的存储分页MP1，且都耦接至相同的井偏压线WBL1。同样地，存储单元1〇〇m,1;1至100m,1K及存储单元100M,。至100m，n，k都位在相同的存储分页MPM，且都耦接至相同的井偏压线WBLM。[0066]因为位在相同存储分页的存储比特组会耦接至相异的清除线，因此相同存储分页的存储比特组能够在独立控制的情况下，耦接至相同的井偏压线。也就是说，相同存储分页的存储比特组可设置于相同的井区。通过井区的共享，就能够减少存储阵列10的电路面积。[0067]图2为本发明一实施例的存储阵列10的存储分页MP1的布局图。存储单元浮接栅极模块110可设置于P型井PW1的主动区AAF1中，存储单元lOOi,^的清除元件130可设置于N型井NW1的主动区AAE1，而存储单元100i,i,i的控制元件120可设置于N型井丽2的主动区AAC。主动区AAF1设置于N型井顺1及N型井丽2之间。[0068]再者，存储单元1001,〃,1的浮接栅极模块110可设置于?型井?11的主动区44?2中，存储单元KKh.fU的清除元件130可设置于N型井NW1的主动区ME2,而存储单元KKh.fu的控制元件120可设置于N型井丽2的主动区AAC。也就是说，位在相同存储分页MP1中的存储比特组MB:,i至MB〗,N可共享N井区丽2中相同的主动区AAC来形成其控制元件120，而位在相同存储分页MP1中的存储比特组謝1;1至MBllN可利用N井区NW1中的相异主动区AAE1及AAE2来设置其清除元件130,并可利用P型井PW1中相异的主动区AAF1及AAF2来设置其浮接栅极模块110。[0069]因为相同存储分页MP1中的存储比特组MB1;1至MB1N可共享相同的P型井PW1及N型井NW1及丽2,因此N型井之间的空间区隔规定就不会过分限制了存储阵列1〇的电路面积，而存储阵列10的电路面积即可显著地缩小。此外，为避免存储阵列10的电路面积仅朝单一方向延伸，存储比特组中的浮接栅极模块110还可设置于P型井PW1中的相异主动区，而存储比特组中的清除元件130也可设置于相异的两个N型井。举例来说，在图2中，存储比特组MBu的存储单元1001,1,1的浮接栅极模块110可设置于P型井PW1的主动区AAF1，然而存储比特组MB1;1的存储单元IOO^k的浮接栅极模块110则可设置于P型井PW1的主动区AAF3。[0070]再者，存储比特组MB1;1的存储单元lOO^i的清除单元130可设置在N型井NW1的主动区AAE1，而存储比特组MBu的存储单元IOO^k的清除元件130则可设置于N井区NW3的主动区ME3。[0071]主动区AAE1及ME3可设置于N井区NW2的相对两侧，而主动区MF1及MF3也可设置于N井区NW2的相对两侧，因此存储比特组的存储单元至hjOuk的控制元件12〇仍能设置在相同的N井区NW2中。此外，主动区MF3可设置在N井区NW2及N井区NW3之间。[0072]在此情况下，存储阵列10的布局就不会仅沿单一方向延伸，因此存储阵列10的布局就可以更加弹性。然而，在本发明的部分实施例中，根据系统的需求，存储比特组的存储单元HKh.w至IOO^k的浮接栅极模块110也可设置在同一P井区，且存储比特组MB1;1的存储单元1〇〇1,1,1至1〇〇1,1,1的清除元件130也可设置在同一^^井区。[0073]图3为存储阵列10的存储单元HXh.u在写入操作期间的信号电压示意图。根据图3,在存储单元100^4^写入操作期间，控制线CL1可处在第一电压VPP，清除线ELI可处在第二电压VEE’，字符线WL1可处在第三电压VDD，源极线SLi，i可处在第四电压VSS，比特线BLi，i可处在第四电压VSS，而井偏压线WBL1可处在第二电压VEE’。[0074]在本发明的部分实施例中，第一电压VPP大于第二电压VEE’，第二电压VEE，大于第三电压VDD，而第三电压VDD大于第四电压VSS。此外，第二电压VEE，与第四电压VSS间的差值可上大于第一电压VPP与第四电压VSS间的差值的一半，而第三电压VDD与第四电压VSS间的差值可小于第一电压VPP与第四电压VSS间的差值的一半。举例来说，若第一电压VPP为10V，第二电压VEE’可为6V，第三电压VDD可为3V，而第四电压VSS可为0V。[00751在图3中，存储单元的控制元件120可经由控制线CL1耦接至高电压。源极晶体管114及比特晶体管116会被导通，因此存储单元丨00i,i,i的浮接栅极晶体管丨丨2的第一端及第二端会被拉低到低电压，也就是第四电压VSS。因此，施加在浮接栅极晶体管112上的高电压差会导致浮接栅极发生福诺FowlerNordheim电子穿隧注入，因而存储单元IOOuj会被与入。[0076]此外，在存储单元10〇1,1,1的写入操作期间，存储单元loo^i并未被选取。因此，为了避免与存储单元1〇〇1，1，1位在相同存储分页MP1的存储单元lOO^fM被写入，存储单元HKh.fu可在存储单元1〇〇1，1,1的写入操作期间执行禁止写入操作。[0077]在存储单元1〇〇i,n,i的禁止写入操作期间，控制线CL1会处在第一电压VPP，清除线ELN可处在第二电压VEE’，字符线WL1可处在第三电压VDD，源极线SLn，!可处在第三电压VDD，比特线BLn,i可处在第三电压VDD，而井偏压线WBL1会处在第二电压VEE’。[0078]在此情况下，虽然存储单元100i,n,i与存储单元100i,i,i会耦接至相同的控制线CL1及相同的字符线WL1，然而因为存储单元的源极晶体管114及比特晶体管116会抬升信道的电压，因此存储单元1〇〇i,n;1并不会被写入。也就是说，紧接在控制线CL1的电压提升至第一电压VPP之后，浮接栅极晶体管II2的第一端及第二端的电压会与源极线SLN1及比特线BLn，i的电压隔离，而反而会经由控制元件120的基体端接收到较高的电压，因此存储单元100i,pu的浮接栅极无法捕获足够的电子，导致存储单元KKh.fU不会被写入。[0079]此外，在存储单元1〇〇1,1,1的写入操作期间，在未被选取的存储分页中的存储单元也不应被与入。举例来说，在图3中，存储单兀100m,i,i是位在未被选取的存储分页MPM中。然而，因为存储单兀1〇〇m,i,i与100i,i,i是彳在相问一彳丁，因此存储单兀100m,1,1与100i,1,1会f禹接至相同的源极线SUi、相同的比特线BUlS相同的清除线ELI。[0080]在存储单元…^^的写入操作期间，耦接至未被选取的存储单元100^,i的控制线CLM可处在第三电压VDD，耦接至未被选取的存储单元100m,；!,；!的字符线WLM可处在第三电压VDD，而稱接至未被选取的存储单元100m,1,1的井偏压线WBLM可处在第二电压VEE’。[0081]在此情况下，因为控制线CLM的电压不够高到足以引发福诺电子穿隧注入，因此存储单元1〇〇!«,1,1将不会被写入。此外，因为存储单元1001,1,1及1〇^,1，1会耦接至相同的清除线ELI，因此存储单兀100m,i,i的清除兀件130的基体端电压不应小于清除线ELI的电压，否则存储单元1〇〇m,1;1的清除元件13〇的第一端及基体端将具有顺向偏压而造成漏电流。因此，親接至存储单元1〇〇M,1,1的井偏压线WBL1可处在第二电压VEE’。[0082]再者，字符线WLM可为第三电压VDD以减少栅极引发漏极漏电流（gate-inducecldrainleakage，GIDL。举例来说，在存储单元1〇〇i,i,：l的写入操作期间及存储单元i〇〇1N,i的禁止写入操作期间，耦接至存储单元100m,n,i的源极线SLpu及比特线BLn,i会处在第三电压VDD。若字符线WLM为第四电压VSS，则存储单元100M,N1的源极晶体管114及比特晶体管116可能会因为较大的电压差而导致栅极引发漏极漏电流。因此字符线WLM可为第三电压VDD以有效地避免栅极引发漏极漏电流，同时也不致影响其他存储单元的操作。[0083]此外，在本发明的部分实施例中，存储阵列10能够以比特组为单位进行写入操作。也就是说，位在相同存储比特组MBi,i中的存储单元10〇1,1，1至IOOuk可以同步执行写入操作。在此情况下，于存储单元100i,i,i的写入操作期间，存储单元IOOuk可与存储单元10h,i,i接收到相同的信号。然而在本发明的部分实施例中，存储阵列也可能以单一比特为单位来进行写入操作。也就是说，于存储单元10〇1,1,1的写入操作期间，存储单元10^,1K可执行禁止写入操作来避免被写入数据。在此情况下，于存储单元写入操作期间，存储单元100i,i,K可与存储单元KKh.fu接收到相同的信号。[0084]图4为存储阵列10的存储单元lOO^i在清除操作期间的信号电压示意图。根据图4,在存储单元100i，i，i的清除操作期间，控制线CL1可处在第四电压VSS，清除线ELI可处在第五电压VEE，字符线WL1可处在第三电压VDD，源极线SLi,1可处在第三电压VDD，比特线BLi,1可处在第三电压VDD，而井偏压线WBL1可处在第五电压VEE。第五电压VEE大于第三电压VDD。在部分实施例中，第五电压VEE可实质上相等或略小于第一电压vpp。举例来说，第五电压vEE也可与第一电压VPP同为10V。[0085]在此情况下，具有高电压的清除线ELI可以引发福诺电子穿隧释放，使得存储单元l〇〇i,i,i会被清除。此外，因为清除线ELI处在第五电压VEE，因此井偏压线WBL1也应处在第五电压VEE以避免漏电流。[0086]再者，于存储单元100i,i，i的清除操作期间，与存储单元HKhu位在相同存储分页MP1的未被选取的存储单元不应被清除。举例来说，在图4中，存储单元KKh,^是位在未被选取的存储比特组MB1N中，且不应于存储单元的清除操作期间被清除。[0087]因为存储单元100i,N,i与存储单元IOOuj位在相同的存储分页MP1中，因此存储单元1〇〇i,n,i会与存储单元100i,i,i耦接至相同的控制线CL1、相同的字符线WL及相同的井偏压线WBL1。因为井偏压线WBL1于存储单元1〇〇1;1;1的清除操作期间是处在为第五电压VEE，因此親接至存储单兀1〇〇i,n,i的清除线ELN的电压不宜过低，否则存储单元lOOn!的清除元件13〇可能会崩溃导通。因此耦接至存储单元HKh.PU的清除线ELN可处在第六电压VEE”，且第六电压VEE”大于第四电压VSS。在本发明的部分实施例中，第六电压VEE”与第四电压VSS间的差值会小于第五电压VEE与第四电压VSS间的差值的一半。举例来说，若第五电压VEE为10V，第六电压VEE”可为4V。[0088]如此一来，清除线ELN的电压不至于高到引发福诺电子穿隧释放，所以存储单元1〇〇i,n,i不会被清除。而且清除线ELN的电压也不至于低到使存储单元loo^i的清除元件130崩溃导通。[0089]除了耦接至存储单元100i，fu的清除线ELN之外，在存储单元lOOua的清除操作期间，親接至未选定的存储单兀1〇〇i,n,i的源极线SLn,i可处在第三电压VDD，而稱接至存储单元100^1的比特线此^可处在第三电压VDD。因此存储单元…^。可保持在稳定的状态。[0090]此外，在存储单元KKh,^的清除操作期间，位在未被选定的存储分页的存储单元也不应被清除。举例来说，在图4中，存储单元10〇M,1,1位在未被选定的存储分页MPM中。然而，因为存储单元IOOm.U与存储单元IOOlu位在相同一行，因此存储单元丨⑻!^^与存储单元1001,1,1会耦接至相同的源极线SL1;1、相同的比特线BL1;1及相同的清除线ELI。因为清除线ELI是处在第五电压VEE，耦接至未选定的存储单元l〇〇M,1;1的控制线CLM的电压不宜过低，否则存储单元1〇〇m,1;1可能会被意外地清除。然而控制线CLM的电压也不宜过高，否则存储单元100M44可能会被意外地写入。因此控制线CLM的电压可为第七电压VPP’。第五电压VEE可大于第七电压VPP’，且第七电压VPP’可大于第三电压VDD。在本发明的部分实施例中，第七电压VPP’与第四电压VSS间的差值会上大于第五电压VEE与第四电压VSS间的差值的一半。举例来说，若第五电压VEE为10V，则第七电压VPP’可为6V。[0091]在此情况下，控制线CLM的电压就不会过高到足以写入存储单元100^，也不会过低到足以清除存储单元l〇〇M,1;1。[0092]除了控制线CLM之外，在存储单元^^^的清除操作期间，耦接至未被选定的存储单元10^,1,1的字符线礼^1可处在第三电压¥00，而耦接至未被选定的存储单元1001«，1,1的井偏压线WBLM可处在第五电压VEE。因此存储单元100m,i，i可保持在稳定状态。[0093]再者，因为同一个存储比特组中的存储单元都会耦接到相同的清除线，存储阵列10能够以比特组为单位来执行清除操作。也就是说，在存储比特组MBla中的存储单元lOO^i至lOO^K可同步执行清除操作。在此情况下，在存储单元lOO^i的清除操作期间，存储单元100i,i,K会与存储单元lOOl.u接收到相同的信号。[0094]如此一来，存储阵列10就能够以比特组为单位执行操作，例如比特组写入操作及或比特组清除操作，而无须连接复杂的信号线路。再者，因为位在相同存储分页的存储单元的控制元件120都可设置在相同的井区，且位在相同存储分页的存储单元的清除元件130都可设置在相同的井区，因此存储阵列10的存储单元可以有效地共享电路面积。也就是说，相较于现有技术，存储阵列10可以具有较小的电路面积，同时也能有效地支持各种弹性的操作。[0095]然而，如图4所示，在存储单元HKha，；!的清除操作期间，耦接至存储单元IOOuj的清除线ELN是处在第六电压VEE”，而耦接至存储单元HKh.fu的井偏压线WBL1是处在第五电压VEE。也就是说，存储单元IOO^pu的清除元件130的第一端及基体端会承受逆向偏压。当存储阵列10操作在低电压，例如不高于12V的电压时，由低压元件制程制造的存储单元的清除元件13〇即能够承受逆向偏压并维持正常运作。举例来说，适用于3V电压操作的元件即可适合地应用在存储阵列10。然而，若逆向偏压超过了存储单元的清除元件130所能承受范围，则清除元件130就可能会崩溃。[0096]为了让存储阵列能够操作在较高的电压而不致崩溃，在本发明的部分实施例中，清除兀件的基体端可親接至清除元件的第一端。[0097]图5为本发明一实施例的存储阵列20的示意图。存储阵列20与存储阵列1〇具有相似的架构。存储阵列20包括M个存储分页MP’1至MP’M，每一存储分页MP’1至MP，M包括N个存储比特组。举例来说，存储分页MP’1包括N个存储比特组冊’1;:至MB’1N，而存储分页MP，M包括N个存储比特组MB’m,1至MB’m,n。每个存储比特组MB’1,1至MB，1,n、…、及MB，m,1至MB，m,n包括K个存储单元。上述的M、N及K为正整数。举例来说，存储比特组MB’ij包括K个存储单元200i，i,i至200i,i，k，存储比特组MB’i，n包括K个存储单元200i,n,i至200i,n,k，存储比特组MB，m,i包括K个存储单兀200»1,1,1至200»1,1,1，而存储比特组1©’1^包括1个存储单元200|^,1至200|^,1。[0098]一每个存储单元包括浮接栅极模块110、控制元件12〇及清除元件230。清除元件23〇及清除元件13〇具有相似的架构，然而存储阵列20中每一存储单元的清除元件230的第一端、第二端及基体端都会共同耦接到对应的清除线。也就是说，在存储阵列1〇中的井偏压线WBL1至WBLM可在存储阵列20中被移除。[0099]图6为本发明一实施例的存储阵列20的存储分页MP’l的布局图。存储单元200^的浮接栅极模块11呵设置于P型井PW1的主动区MF1中，存储单元200^!的清除元件230可设置于N型井NW1的主动区AAE1，而存储单元200i，i,：i的控制元件120可设置于n型井NW2的主动区AAC1。主动区AAF1设置于N型井NW1及NW2之间。[_0]再者，存储单元2〇〇i,fu的浮接栅极模块110可设置于p型井PW1的主动区AAF2中，而存储单元200UJ的控制元件12呵设置于N型井NW2的主动区AAC2然而，因为存储阵列20已将原先会耦接至同一存储分页的各个清除元件的井偏压线移除，因此存储单元2〇〇ini的清除元件2S0会与存储单元200^4的清除元件23〇分别设置在相异的N井区。在图6中，存储单元2〇0」，pu的清除元件23〇会设置在N型井顺3的主动区ME2。也就是说，不同存储比特组的存储单元的清除元件230会设置在不同的N井区。[0101]此外，位在相同存储分页的存储单元的控制元件会共享相同的N型井。举例来说，存储分页MP’l的存储比特组MBi,i至MBi,n可共享N型井NW2。再者，相同比特组的存储单元的清除元件230则会共享相同的N型井。因此，N型井之间的空间区隔规定就不至于过分限制存储阵列20的电路面积，而存储阵列20的电路面积仍可显著地减少。[0102]此外，为避免存储阵列20的电路面积仅朝单一方向延伸，存储比特组中的浮接栅极模块110还可设置于P型井PW1中的相异主动区，而存储比特组中的清除元件230也可设置于相异的两个麵井。举例来说，在图6中，存储比特组MB’i;1的存储单元200^；^的浮接栅极模块110可设置于P型井PW1的主动区AAF1，然而存储比特组MB’i，i的存储单元200i，i，k的浮接栅极模块110则可设置于P型井PW1的主动区MF3。’’[0103]再者，存储比特组MB’i;1的存储单元200^:的清除单元230可设置在N型井NW1的主动区AAE1，而存储比特组MB’ia的存储单元200HK的清除元件230则可设置于N井区丽4的主动区ME3。[0104]在此情况下，存储阵列2〇的布局就不会仅沿单一方向延伸，因此存储阵列2〇的布局就可^更加弹性。然而，在本发明的部分实施例中，根据系统的需求，存储比特组MB，i的存储单元200i，i，i至200^1的浮接栅极模块110也可设置在同一P井区，且存储比特组；^’“的存储单兀200i，i，i至200i,i，k的清除元件230也可设置在同一N井区。[0105]图7^存储阵列20的存储单元20〇i,i,i在写入操作期间的信号电压示意图。根据图7’在存储单兀2〇Oi，i，i的写入操作期间，控制线CL1可处在第一电压vpp，清除线ELI可处在第二电压VEE’，字符线WL1可处在第三电压VDD，源极线3!^1,1可处在第四电压VSS，而比特线BLi，i可处在第四电压VSS。在本发明的部分实施例中，存储阵列2〇可以较存储阵列1〇承受更高的电压。举例来说，存储阵列2〇可利用适于操作在5V电压的元件来实作。在此情况下，第一电压VPP可为1阶，第二电压VEE’可为1：3V，第三电压VDD可为6V，而第四电压VSS可为0V。[0=6]在图7中，存储单元2001，“的控制元件12〇可经由控制线CL1耦接至高电压。源极晶体管114及比特晶体管116会被导通，因此存储单元20^,1;1的浮接栅极晶体管112的第一端及第一端会被拉低到低电压，也就是第四电压vss。因此，施加在浮接栅极晶体管U2上的高电压差会导致浮接栅极发生福诺电子穿隧注入，因而存储单元2〇〇111会被写入。_7]此外，在存储单元職丄必写入操作期间，存储单元職义讲未被馳謝匕为了避免与存储单元2〇〇1，1，1位在相同存储分页腺，丨的存储单元200ini被写入，存储单元2〇〇1，^可执行禁止写入操作。在存储单元100lN1的禁止写入操作期间，控制线cu可处在第-电压VPP，清除线EL呵处在第二电压VEE’，字符线ffu可賊第三电压，源极线SLni可处在第三电压VDD，而比特线BLn,1可处在第三电压vdd。[0刪在此傲兄下，虽然存储单元職，N，卢存鮮元職）工会親接至相同的控制线⑴及相同的字符线WL1，然而一因为存储单元2001，N1的源极晶体管n4及比特晶体管n6会抬升信^的电压，因此存储单元觸叫并不会被写入。也就是说，讎在控制线cu_压提升^第-电压vpp；t^，浮接栅极晶体管m的第—端及第二端的电压会与源极线SLni及比特线既以的电压隔罔，并经由控制爾120的基体端接收到较高的电压，因此存储单元騰n丄的浮接栅极无法捕获足够的电子，导致存储单元2001Nl不会被写入。[r09]、苎外，在存储单兀職，1，1的写入操作期间，在未被选取的存储分页中的存储单元也不应被写入。举例来说，在图7中，存储单元鳥1;1是位在未被选取的存储分页仙，肿。然而，因为存储单元200M丄丨与2。。!，!4位在相同一行，因此存储单元2〇〇M11与2〇〇111会親接至相同的源极线SLla、相同的比特线此^及相同的清除线ELI。’’=[0110]在存储单元写入操作期间，耦接至未被选取的存储单元200m^^的控制线CLM可处在桌二电压VDD，顆接至未被选取的存储单元2〇〇M，ii的字符线札M可处在第二电压VDD。—[011在此情况下，因为控制线CLM的电压不够高到足以引发福诺电子穿隧注入，因此存储单元200M.U将不会被写入。此外，字符线WLM可为第三电压VDD以减少栅极引发漏极漏电流gat:induceddrainleakage，GIDL。举例来说，在存储单元200111的写入操作期间及存储单元200i，n，i的禁止写入操作期间，耦接至存储单元200MN1K源极线队^及比特线BUu会处在第三电压VDD。若字符线WLM为第四电压VSS，则存储单元200^!的源极晶体管114及比特体管116可能会因为较大的电压差而导致栅极引发漏极漏电流。因此字符线WLM可为第三电压VDD以有效地避免栅极引发漏极漏电流，同时也不致影响其他存储单元的操作。、[0112]此外，在本发明的部分实施例中，存储阵列20能够以比特组为单位进行写入操作。也就是说，位在相同存储比特组MB’1,1中的存储单元200^可以同步执行写入操作。在此情况下，于存，单元的写入操作期间，存储单元2〇〇iik可与存储单元2〇〇i，i，i接收£|J相同的信号。然而在本发明的部分实施例中，存储阵列也可能以单一比特为单位来进行写入操作。也就是说，在存储单元200^:的写入操作期间，存储单元2〇〇i可执行禁止写入操作来避免被写入数据。在此情况下，于存储单元2〇〇111的写入操作期间，存储单元2〇〇i,i,k可与存储单元200^!接收到相同的信号。'’[0113]图8^存储阵列2〇的存储单元2001，“在清除操作期间的信号电压示意图。根据图S，在存储单元^^以的清除操作期间，控制线CL1可处在第四电压vss，清除线此丨可处在第五电压VEE^字符线WL1可处在第三电压VDD，源极线SLi，i可处在第三电压VDD，而比特线乩1a可处在第二电压VDD。在此实施例中，第五电压vee与第一电压vpp可同为i8V。[0114]在此情况下，具有高电压的清除线ELI可以引发福诺电子穿隧释放，使得存储单元200i，i，i会被清除。[0115]再者，在存储单元20^,^的清除操作期间，与存储单元2〇〇111位在相同存储分页MP’1的未被选取的存储单元不应被清除。举例来说，在图8中，存储单元2〇〇ini位在未选取的存储比特组MB’且不应于存储单元20〇1丄i的清除操作期间被清除。’’[0VI6]因为存储单兀2°〇i，n，i与存储单兀2001,:1,:1位在相同的存储分页肥，丨中，因此存储单元2〇〇i’n,i会与存储单元200UJ耦接至相同的控制线CL1及相同的字符线虬。姨而耦接至未选定的存储单元^^^的清除线ELN可处在第六电压VEE”。在本发明的部分^施例中，若第五电压VEE为1SV，第六电压VEE”可为4V。[0117]如此一来，清除线ELN的电压不至于高到引发福诺电子穿隧释放，所以存储单元200U4不会被清除。[0118]除了耦接至存储单元200^^的清除线ELN之外，于存储单元2〇〇iii的清除操作期间，職至未选定的存储单元的源极线^可处在第三电压働，而親接至存储单元2〇Oi，n，i的比特线BLn，i可处在第三电压VDD。因此于存鮮元2〇〇1具河保持在稳定的状态。[0119]此外，于存储单元20^,t的清除操作期间，位在未被选定的存储分页的存储单元也不]^被?肖除。举例来说，在图8中，存储单兀SOOni位在未被选定的存储分页jyjp’jy[中。然^，因为存储单元200m，i与存储单元2001丄i位在相同一行，因此存储单元200M,i与存储单元2001，1，1会耦接至相同的源极线SLi,i、相同的比特线BLi,i及相同的清除线ELI。因为清除线ELI是处在第五电压VEE’耦接至未选定的存储单元200^4^控制线CLM的电压不宜过低，否则存储单元200m,i，i可能会被意外地清除。然而控制线CLM的电压也不宜过高，否则存储单元200m山1可能会被意外地写入。因此控制线CLM的电压可为第七电压VPP，。2在此实施例中，若第五电压VEE为1阶，则第七电压VPP’可为12V。[0120]在此情况下，控制线CLM的电压就不会过高到足以写入存储单元2〇〇M11，也不会过低到足以清除存储单元2〇Om,1;i。除了控制线CLM之外，在存储单元2001;1,!的清除操作期间，耦接至未被选定的存储单元200m,1,!的字符线WLM可处在第三电压VDD。因此通过存储单元200m，i，i的源极晶体管114及比特晶体管116抬升信道电压即可进一步防止存储单元200^,1被清除。[0121]再者，因为同一个存储比特组中的存储单元都会耦接到相同的清除线，存储阵列20可根据比特组为单位来执行清除操作。也就是说，在存储比特组[0122]»^’1，1中的存储单元20〇1，1,1至20〇1，1,|可同步执行清除操作。在此情况下，在存储单元200i，i，i的清除操作期间，存储单元200HK会与存储单元200^4接收到相同的信号。[0123]如此一来，存储阵列20就能够以比特组为单位执行操作，例如比特组写入操作及或比特组清除操作，而无须连接复杂的信号线路。再者，因为位在相同存储分页的存储单元的控制元件120都可设置在相同的井区，且位在相同存储比特组的存储单元的清除元件23〇都可设置在相同的井区，因此存储阵列20的存储单元可以有效地共享电路面积。也就是说，相较于现有技术，存储阵列20可以具有较小的电路面积，同时也能有效地支持各种弹性的操作。[0124]在存储阵列10及20中，位在同一行的存储比特组会耦接至相同的清除线，而位在相异fx的存储比特组则会親接至相异的清除线，且位在相同存储分页的存储单兀会鍋接至相同的控制线，而位在相异存储分页的存储单元会耦接至相异的控制线。然而，在本发明的部分实施例中，控制线及清除线的连接安排方式也可彼此互换。图9为本发明一实施例的存储阵列30的示意图。[0125]在图9中，存储阵列30与存储阵列10具有相似的架构。然而，在存储阵列30中，位在相同一行的存储比特组会耦接到相同的控制线，而位在相异行的存储比特组会耦接至相异的控制线。举例来说，存储比特组MBi,i及存储比特组MBm,i位在同一行，并且会耦接到相同的控制线CL1’。相似地，存储比特组MBi,N及存储比特组MBm,N位在同一行，并且会耦接到相同的控制线CLN’。[0126]再者，在图9中，在相同存储分页的存储单元会耦接至相同的清除线，而位在相异存储分页的存储单元则会耦接至相异的清除线。举例来说，存储单元lOO^i至lOO^K及存储单元lOOua至l〇h，N，K都位在相同的存储分页MP1，并且都会耦接至相同的清除线ELI’。相似地，存储单元1〇〇1«，1,1至1〇^1,1及存储单元100_,1至10〇1^，|都位在相同的存储分页MPM，并且都会耦接至相同的清除线ELM’。在此情况下，存储阵列30仍然能够以比特组为单位来进行各种操作，例如比特组写入操作及或比特组清除操作，而无须复杂的信号线。也就是说，相较于现有技术，存储阵列30仍会具有较小的电路面积，并且能够更有弹性且有效地支持各种操作。[0127]综上所述，本发明的实施例所提供的存储阵列能够执行比特组操作，例如比特组写入操作及或比特组清除操作，而无须复杂的信号线。再者，因为不同存储单元的控制元件及清除元件可以有效的共享井区，因此相较于现有技术，本发明所提供的存储阵列会具有较小的电路面积，并且能够更有弹性且有效地支持各种操作。[0128]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

权利要求：1.一种存储阵列，其特征在于，包括：复数个存储分页，每一存储分页包括复数个存储比特组，每一存储比特组包括复数个存储单元，每一存储单元包括：浮接栅极模块，包括：浮接栅极晶体管，具有第一端、第二端及浮接栅极；源极晶体管，具有第一端、第二端及控制端，所述源极晶体管的所述第一端耦接至源极线，所述源极晶体管的所述第二端耦接至所述浮接栅极晶体管的所述第一端，及所述源极晶体管的所述控制端耦接至字符线;及比特晶体管，具有第一端、第二端及控制端，所述比特晶体管所述第一端耦接至所述浮接栅极晶体管的所述第二端，所述比特晶体管所述第二端耦接至比特线，及所述比特晶体管所述控制端耦接至所述字符线；控制元件，具有基体端、第一端、第二端及控制端，所述控制元件的所述基体端耦接至控制线，所述控制元件的所述第一端耦接至所述基体端，所述控制元件的所述第二端親接至所述基体端，及所述控制元件的所述控制端耦接至所述浮接栅极;及清除元件，具有基体端、第一端、第二端及控制端，所述清除元件的所述第一端耦接至清除线，及所述清除元件的所述控制端耦接至所述浮接栅极；其中：位在同一行的复数个存储比特组是耦接至相同的清除线;及位在相异行的复数个存储比特组是耦接至相异的复数条清除线。2.如权利要求1所述的存储阵列，其特征在于：位在相冋的存储分页的复数个存储单兀是親接至相同的控制线.及位在相异的复数个存储分页的复数个存储单元是耦接至相异的复数条控制线。3.如权利要求1所述的存储阵列，其特征在于：'、…位在相同的存储分页的复数个存储单元是耦接至相同的字符线;及位在相异的复数个存储分页的复数个存储单元是耦接至相异的复数冬字待4.如权利要求1所述的存储阵列，其特征在于：条字付线。位在同一行的复数个存储单元是耦接至相同的源极线及相同的比特位在相异通个存鮮元题鞋難的通条膽_相的體5.如权利魏1臟齡麟列，斯嫌奸：所述清除元件的所述基体端耦接至井偏压线；所述清除元件的所述第二端是浮接状态或耦接至所述清除元件的u位在相同的存储分页的复数个存储单元是耦接至相同的井偏所述第一粞；位在相异的复数个存储分页的复数个存储单元是親接至相异的复数6.如权利要求5所述的存储阵列，其特征在于：反奴求开偏比残。在所述存储单元的写入操作期间：所述控制线实质上处在第一电压；所述清除线实质上处在第二电压；所述字符线实质上处在第三电压；所述源极线实质上处在第四电压；所述比特线实质上处在所述第四电压;及所述井偏压线实质上处在所述第二电压；所述第一电压实质上大于所述第二电压，所述第二电压实质上大于所述第三电压，及所述第三电压实质上大于所述第四电压；所述第二电压与所述第四电压间的差值实质上大于所述第一电压与所述第四电压间的差值的一半;及所述第三电压与所述第四电压间的差值实质上小于所述第一电压与所述第四电压间的所述差值的一半。7.如权利要求6所述的存储阵列，其特征在于：在所述存储单元的所述写入操作期间：耦接至与所述存储单元位在相同的存储分页的未选定存储单元的清除线是实质上处在所述第二电压；耦接至所述未选定存储单元的源极线是实质上处在所述第三电压;及耦接至所述未选定存储单元的比特线是实质上处在所述第三电压。8.如权利要求6所述的存储阵列，其特征在于：在所述存储单元的所述写入操作期间：耦接至位在未选定存储分页但与所述存储单元位在相同一行的未选定存储单元的控制线是实质上处在所述第三电压；耦接至所述未选定存储单元的字符线是实质上处在所述第三电压;及耦接至所述未选定存储单元的井偏压线是实质上处在所述第二电压。9.如权利要求5所述的存储阵列，其特征在于：在所述存储单元的清除操作期间：所述控制线实质上处在第四电压；所述清除线实质上处在第五电压；所述井偏压线实质上处在所述第五电压；所述字符线实质上处在第三电压；所述源极线实质上处在所述第三电压;及所述比特线实质上处在所述第三电压;及所述第五电压实质上大于所述第三电压，及所述第三电压实质上大于所述第四电压。10.如权利要求9所述的存储阵列，其特征在于：在所述存储单元的所述清除操作期间：耦接至与所述存储单元位在相同的存储分页的未选定存储单元的清除线是实质上处在第六电压；親接至所述未选定存储单元的源极线是实质上处在所述第三电压;及親接至所述未选定存储单元的比特线是实质上处在所述第三电压；所述第五电压实质上大于所述第六电压，且所述第六电压实质上大于所述第四电压；及所述第六电压与所述第四电压间的差值实质上小于所述第五电压与所述第四电压间的差值的一半。11.如权利要求9所述的存储阵列，其特征在于：在所述存储单元的所述清除操作期间：耦接至与所述存储单元位在相异的存储分页的未选定存储单元的井偏压线线是实质上处在所述第五电压；耦接至所述未选定存储单元的控制线是实质上处在第七电压;及耦接至所述未选定存储单元的字符线是实质上处在所述第三电压；所述第五电压实质上大于所述第七电压，且所述第七电压实质上大于所述第三电压；及所述第七电压与所述第四电压间的差值实质上大于所述第五电压与所述第四电压间的差值的一半。12.如权利要求1所述的存储阵列，其特征在于：所述清除元件的所述基体端耦接至所述清除元件的所述第一端;及所述清除元件的所述第二端耦接至所述清除元件的所述第一端。13.如权利要求12所述的存储阵列，其特征在于：在所述存储单元的写入操作期间：所述控制线实质上处在第一电压；所述清除线实质上处在第二电压；所述字符线实质上处在第三电压；所述源极线实质上处在第四电压;及所述比特线实质上处在所述第四电压；所述第一电压实质上大于所述第二电压，所述第二电压实质上大于所述第三电压，及所述第三电压实质上大于所述第四电压；所述第二电压与所述第四电压间的差值实质上大于所述第一电压与所述第四电压间的差值的一半;及所述第三电压与所述第四电压间的差值实质上小于所述第一电压与所述第四电压间的所述差值的一半。14.如权利要求13所述的存储阵列，其特征在于：在所述存储单元的所述写入操作期间：耦接至与所述存储单元位在相同的存储分页的未选定存储单元的清除线是实质上处在所述第二电压；耦接至所述未选定存储单元的源极线是实质上处在所述第三电压;及耦接至所述未选定存储单元的比特线是实质上处在所述第三电压。15.如权利要求13所述的存储阵列，其特征在于：在所述存储单元的所述写入操作期间：耦接至位在未选定存储分页但与所述存储单元位在相同一行的未选定存储单元的控制线是实质上处在所述第三电压;及耦接至所述未选定存储单元的字符线是实质上处在所述第三电压。16.如权利要求12所述的存储阵列，其特征在于：在所述存储单元的清除操作期间：所述清除线实质上处在第五电压；所述控制线实质上处在第四电压；所述字符线实质上处在第三电压；所述源极线实质上处在所述第三电压;及所述比特线实质上处在所述第三电压;及所述第五电压实质上大于所述第三电压，及所述第三电压实质上大于所述第四电压。17.如权利要求16所述的存储阵列，其特征在于：在所述存储单元的所述清除操作期间：耦接至与所述存储单元位在相同的存储分页的未选定存储单元的清除线是实质上处在第六电压；耦接至所述未选定存储单元的源极线是实质上处在所述第三电压;及耦接至所述未选定存储单元的比特线是实质上处在所述第三电压；所述第五电压实质上大于所述第六电压，且所述第六电压实质上大于所述第四电压；及所述第六电压与所述第四电压间的差值实质上小于所述第五电压与所述第四电压间的差值的一半。18.如权利要求16所述的存储阵列，其特征在于：在所述存储单元的所述清除操作期间：耦接至与所述存储单元位在相异的存储分页的未选定存储单元的控制线是实质上处在第七电压;及耦接至所述未选定存储单元的字符线是实质上处在所述第三电压；所述第五电压实质上大于所述第七电压，且所述第七电压实质上大于所述第四电压；及所述第七电压与所述第四电压间的差值实质上大于所述第五电压与所述第四电压间的差值的一半。19.一种存储阵列，其特征在于，包括：复数个存储分页，每一存储分页包括复数个存储比特组，每一存储比特组包括复数个存储单元，每一存储单元包括：浮接栅极模块，包括：浮接栅极晶体管，具有第一端、第二端及浮接栅极；源极晶体管，具有第一端、第二端及控制端，所述源极晶体管的所述第一端耦接至源极线，所述源极晶体管的所述第二端耦接至所述浮接栅极晶体管的所述第一端，及所述源极晶体管的所述控制端耦接至字符线;及比特晶体管，具有第一端、第二端及控制端，所述比特晶体管所述第一端耦接至所述浮接栅极晶体管的所述第二端，所述比特晶体管所述第二端耦接至比特线，及所述比特晶体管所述控制端耦接至所述字符线；控制元件，具有基体端、第一端、第二端及控制端，所述控制元件的所述基体端耦接至控制线，所述控制元件的所述第一端耦接至所述基体端，所述控制元件的所述第二端耦接至所述基体端，及所述控制元件的所述控制端耦接至所述浮接栅极;及清除元件，具有基体端、第一端、第二端及控制端，所述清除元件的所清除线，及所述清除元件的所述控制端耦接至所述浮接栅极；其中：位在同一行的复数个存储比特组是耦接至相同的控制线;及位在相异行的复数个存储比特组是耦接至相异的复数条控制线。2〇•如权利要求I9所述的存储阵列，其特征在于：…位在相同的存储分页的复数个存储单元是耦接至相同的清除位在相异的复数个存储分页的复数个存储单元是繼条攻、、除线。

百度查询： 力旺电子股份有限公司 存储阵列

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD