申请/专利权人:清华大学
申请日:2019-11-07
公开(公告)日:2020-02-18
公开(公告)号:CN110807519A
主分类号:G06N3/04(20060101)
分类号:G06N3/04(20060101);G06N3/08(20060101);G11C13/00(20060101)
优先权:
专利状态码:有效-授权
法律状态:2023.01.17#授权;2020.03.13#实质审查的生效;2020.02.18#公开
摘要:一种基于忆阻器的神经网络的并行加速方法及处理器、装置。该神经网络包括:多个依次设置的功能层,其中,该多个功能层包括第一功能层和位于第一功能层之后的第二功能层,该第一功能层包括并行的多个第一忆阻器阵列,该多个第一忆阻器阵列用于执行所述第一功能层的操作并将操作结果输出至第二功能层。该并行加速方法包括:使用多个第一忆阻器阵列并行地执行第一功能层的操作,并将操作结果输出至第二功能层。同时,针对具体的并行加速处理器,设计了合适的硬件架构,该并行加速处理器及装置可以执行上述并行加速方法。
主权项:1.一种基于忆阻器的神经网络的并行加速方法,其中,所述神经网络包括:多个依次设置的功能层,所述多个功能层包括第一功能层和位于所述第一功能层之后的第二功能层,所述第一功能层包括并行的多个第一忆阻器阵列,所述多个第一忆阻器阵列用于并行地执行所述第一功能层的操作并将操作结果输出至所述第二功能层;所述并行加速方法包括:使用所述多个第一忆阻器阵列并行地执行所述第一功能层的操作并将所述操作结果输出至所述第二功能层。
全文数据:
权利要求:
百度查询: 清华大学 基于忆阻器的神经网络的并行加速方法及处理器、装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。