买专利,只认龙图腾
首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明授权】半导体器件制备方法_上海华力微电子有限公司_201710318784.6 

申请/专利权人:上海华力微电子有限公司

申请日:2017-05-08

公开(公告)日:2020-02-18

公开(公告)号:CN107068764B

主分类号:H01L29/78(20060101)

分类号:H01L29/78(20060101);H01L21/28(20060101);H01L21/336(20060101)

优先权:

专利状态码:有效-授权

法律状态:2020.02.18#授权;2017.09.12#实质审查的生效;2017.08.18#公开

摘要:本发明提供一种半导体器件制备方法,利用鳍形沟道结构中掺杂层和非掺杂层的湿法蚀刻速度的差异,蚀刻去除栅极底部结构形成悬空于半导体衬底上方的沟道,形成全包围的栅极结构,在以鳍式场效应晶体管为半导体基体的结构中有效地抑制了短沟道效应、漏场和穿通的问题,提高了半导体器件的性能。

主权项:1.一种半导体器件制备方法,所述半导体器件为鳍式场效应晶体管结构,其特征在于,包括以下步骤:步骤一:提供一以鳍式场效应晶体管为半导体基体的半导体衬底,所述半导体衬底上方形成有漏区、源区以及位于所述源区和漏区之间的鳍形沟道区,所述源区、所述漏区和所述鳍形沟道区上表面覆盖掩膜层;所述掩膜层为氮化硅或者氮氧化硅;步骤二:对步骤一所述的结构进行氧化物层沉积,直至将所述半导体衬底覆盖,使得所述氧化物层上表面与所述掩膜层上表面齐平,去除部分所述氧化物层,被去除的氧化物层的深度大于所述掩膜层的高度;步骤三:对步骤二中暴露出的位于所述掩膜层下方的所述鳍形沟道区进行掺杂外延层的生长,所述掺杂外延层向所述鳍形沟道区两侧横向生长,接着将所述掩膜层去除,继续去除部分所述氧化物层,被去除的氧化物层的深度小于所述掺杂外延层与半导体衬底之间的高度;步骤四:刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区,直至所述鳍形沟道区的顶部与剩余的所述氧化物层齐平,对所述掺杂外延层沉积导电材料层形成全包围栅极。

全文数据:半导体器件制备方法技术领域[0001]本发明涉及半导体工艺领域,特别涉及一种半导体器件制备方法。背景技术[0002]随着集成电路的发展,器件尺寸越来越小,集成度越来越高,随着半导体器件特征尺寸的不断减小,传统的平面半导体制造技术己经无法使用,非平面技术的半导体器件应运而生,例如绝缘体上桂,双栅,多栅等新工艺的应用。[0003]目前鳍式场效应管在小尺寸领域被广泛使用,而具有全包围栅极(gate-all-around结构的半导体器件由于在器件性能及能有效抑制短沟道效应(shortchanneleffect的特殊效用,正是半导体业界所追求的非平面技术之一。在这种结构中,由于半导体器件的沟道被栅极包围,所以半导体器件漏场的影响也被消除,有效抑制了半导体器件的漏电及穿通问题。由于全包围栅极悬空于底部半导体衬底之上,因此全包围栅极器件的制造工艺较为复杂。发明内容[0004]本发明提出了一种半导体器件制备方法,用于制作具有全包围栅极的半导体器件,从而解决上述问题。[0005]为达到上述目的,本发明提供一种半导体器件制备方法,所述半导体器件为鳍式场效应晶体管结构,包括以下步骤:[0006]步骤一:提供一以鳍式场效应晶体管为半导体基体的半导体衬底,所述半导体衬底上方形成有漏区、源区以及位于所述源区和漏区之间的鳍形沟道区,所述源区、所述漏区和所述鳍形沟道区上表面覆盖掩膜层;[0007]步骤二:对步骤一所述的结构进行氧化物层沉积,直至将所述半导体衬底覆盖,使得所述氧化物层上表面与所述掩I吴层上表面齐平,去除部分所述氧化物层,被去除的氧化物层的深度大于所述掩膜层的高度;[0008]步骤三:对步骤二中暴露出的位于所述掩膜层下方的所述鳍形沟道区进行掺杂外延层的生长,所述掺杂外延层向所述鳍形沟道区两侧水平向生长,接着将所述掩膜层去除,继续去除部分所述氧化物层,被去除的氧化物层的深度小于所述掺杂外延生长层与半导体衬底之间的高度;[0009]步骤四:刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区,直至所述鳍形沟道区的顶部与剩余的所述氧化物层齐平,对所述掺杂外延层沉积导电材料层形成全包围栅极。[0010]作为优选,所述半导体基体为单晶硅。[0011]作为优选,所述掩膜层为氮化硅或者氮氧化硅。[0012]作为优选,所述氧化物层材料为氧化硅。[0013]作为优选,所述掺杂外延层为硅掺杂或者碳掺杂。[00M]作为优选,步骤二和步骤三中去除部分所述氧化物层的方法为湿法刻蚀或者SiCoNi蚀刻。[0015]作为优选,步骤四中刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区使用湿法刻蚀。[0016]作为优选,步骤四中沉积导电材料层形成全包围栅极的方法为依次沉积介电层和金属层,所述介电层的介电常数高于二氧化硅。[0017]作为优选,步骤四中沉积导电材料层形成全包围栅极的方法为依次沉积氧化层和多晶娃。[0018]作为优选,沉积氧化层的方法为使用氧化工艺或者原位水汽生成工艺。[0019]与现有技术相比,本发明的有益效果是:本发明提供一种半导体器件制备方法,所述半导体器件为鳍式场效应晶体管结构,使用如下步骤制作全包围栅极:步骤一:提供一以鳍式场效应晶体管为半导体基体的半导体衬底,半导体衬底上方形成有漏区、源区以及位于源区和漏区之间的鳍形沟道区,源区、漏区和鳍形沟道区上表面覆盖掩膜层;[0020]步骤二:对步骤一的结构进行氧化物层沉积,直至将半导体衬底覆盖,使得氧化物层上表面与掩膜层上表面齐平,去除部分氧化物层,被去除的氧化物层的深度大于掩膜层的高度;[0021]步骤三:对步骤二中暴露出的位于掩膜层下方的鳍形沟道区进行掺杂外延层的生长,掺杂外延层向鳍形沟道区两侧水平向生长,接着将掩膜层去除,继续去除部分氧化物层,被去除的氧化物层的深度小于掺杂外延生长层与半导体衬底之间的高度;[0022]步骤四:刻蚀位于两侧掺杂外延层之间的鰭形沟道区,直至鳍形沟道区的顶部与剩余的氧化物层齐平,对掺杂外延层沉积导电材料层形成全包围栅极。[0023]使用本发明提供的上述制备方法,能够形成全包围的栅极结构,在以鳍式场效应晶体管为半导体基体的结构中有效地抑制了短沟道效应、漏场和穿通的问题,提高了半导体器件的性能。附图说明[0024]图1至图8为本发明提供的半导体器件制备方法过程示意图。[0025]图中:10-半导体衬底、20-半导体基体、21-源区、22-漏区、23-鳍形沟道区、30-掩膜层、40-氧化物层、50-掺杂外延层、60-介电层、70-金属层。具体实施方式[0026]为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。[0027]请参照图1至图8,其中图2至图7为图1的横截面视角,本发明提供一种半导体器件制备方法,所述半导体器件具有鳍式场效应晶体管结构,包括以下步骤:[0028]步骤一:请参照图1,提供一以鳍式场效应晶体管为半导体基体20的半导体衬底10在图1中具有该结构的半导体基体20位于半导体衬底1〇之上,在本实施例中,半导体基体2〇使用单晶硅;所半导体基体20中形成有漏区22、源区21以及位于所述源区21和漏区22之间的鳍形沟道区23,这三个区从半导体衬底10处向上延伸,并且这三个区的上表面皆被掩膜层30覆盖,掩膜层30材料为氮化硅或者氮氧化硅;[0029]步骤二:请参照图2,对步骤一所述的结构进行氧化物层40沉积,直至将所述半导体衬底10覆盖,使得所述氧化物层40上表面与所述掩膜层30上表面齐平,氧化物层40的材料为氧化硅,接着去除部分所述氧化物层40,请参照图3,被去除的氧化物层40的深度大于所述掩膜层30的高度,也就是说将掩膜层30下方的部分鳍形沟道区23露出;[0030]步骤三:对步骤二中暴露出的位于所述掩膜层30下方的所述鳍形沟道区23进行掺杂外延层50的生长,本实施例中掺杂外延层50可以为硅掺杂或者碳掺杂,所述掺杂外延层50向所述鳍形沟道区23两侧水平向生长,也就是说掺杂外延层50的生长方向与半导体衬底1〇平行,形成如图4所示的结构;接着请参照图5,将所述掩膜层30去除,然后继续去除所述摻杂外延层50下方的部分所述氧化物层40,被去除的氧化物层40的深度小于所述掺杂外延层50与半导体衬底10之间的局度;[°031]步骤四:请参照图6,使用湿法刻蚀蚀刻位于两侧掺杂外延层50之间的所述鳍形沟道区23,直至所述鳍形沟道区23的顶部与剩余的所述氧化物层40齐平,由于两侧的掺杂外延层50虽然从鳍形沟道区23向两侧生长,但是它们是位于源区21和漏区22之间的,也就是说如图8所示,掺杂外延层50两段各自固定在源区21—侧和漏区22—侧,因此即使两侧掺杂外延层50之间的鳍形沟道区23被刻蚀掉,其两段仍旧被源区21—侧和漏区22—侧固定,使其悬空在半导体衬底10的上方,然后对所述掺杂外延层50沉积导电材料层形成全包围栅极。[0032]具体地,形成全包围栅极的方法为,在掺杂外延层50上依次沉积高介电常数材料制成的介电层6〇和金属层70,形成全包围的金属栅极。所谓高介电常数材料也就是该材料的介电常数高于二氧化硅。[0033]或者也可以制作全包围的非金属栅极,采用氧化工艺或者原位水汽生成工艺ISSG,insitusteamgeneration在掺杂外延层50的外侧形成氧化层后,然后继续沉积多晶硅形成多晶硅栅极。[0034]较佳地,步骤一和步骤二中去除部分所述氧化物层40的方法为湿法刻蚀或者SiCoNi蚀刻。[0035]本发明提供的半导体器件制备方法,利用鳍形沟道结构中掺杂层和非掺杂层的湿法蚀刻速度的差异,蚀刻去除栅极底部结构形成悬空于半导体衬底10上方的沟道,形成全包围的栅极结构,在以鳍式场效应晶体管为半导体基体2〇的结构中有效地抑制了短沟道效应、漏场和穿通的问题,提高了半导体器件的性能。[0036]本发明对上述实施例进行了描述,但本发明不仅限于上述实施例。显然本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。

权利要求:1.一种半导体器件制备方法,所述半导体器件为鳍式场效应晶体管结构,其特征在于,包括以下步骤:步骤一:提供一以鳍式场效应晶体管为半导体基体的半导体衬底,所述半导体衬底上方形成有漏区、源区以及位于所述源区和漏区之间的鳍形沟道区,所述源区、所述漏区和所述鳍形沟道区上表面覆盖掩膜层;步骤二:对步骤一所述的结构进行氧化物层沉积,直至将所述半导体衬底覆盖,使得所述氧化物层上表面与所述掩膜层上表面齐平,去除部分所述氧化物层,被去除的氧化物层的深度大于所述掩膜层的高度;步骤三:对步骤二中暴露出的位于所述掩膜层下方的所述鳍形沟道区进行掺杂外延层的生长,所述掺杂外延层向所述鳍形沟道区两侧水平向生长,接着将所述掩膜层去除,继续去除部分所述氧化物层,被去除的氧化物层的深度小于所述掺杂外延层与半导体衬底之间的高度;步骤四:刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区,直至所述鰭形沟道区的顶部与剩余的所述氧化物层齐平,对所述掺杂外延层沉积导电材料层形成全包围栅极。2.如权利要求1所述的半导体器件制备方法,其特征在于,所述半导体基体为单晶硅。3.如权利要求1所述的半导体器件制备方法,其特征在于,所述掩膜层为氮化硅或者氮氧化硅。4.如权利要求1所述的半导体器件制备方法,其特征在于,所述氧化物层材料为氧化娃。5.如权利要求1所述的半导体器件制备方法,其特征在于,所述掺杂外延层为桂掺杂或者碳惨杂。6.如权利要求1所述的半导体器件制备方法,其特征在于,步骤二和步骤三中去除部分所述氧化物层的方法为湿法刻蚀或者SiCoNi蚀刻。7.如权利要求1所述的半导体器件制备方法,其特征在于,步骤四中刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区使用湿法刻蚀。8.如权利要求1所述的半导体器件制备方法,其特征在于,步骤四中沉积导电材料层形成全包围栅极的方法为依次沉积介电层和金属层,所述介电层的介电常数高于二氧化硅。9.如权利要求1所述的半导体器件制备方法,其特征在于,步骤四中沉积导电材料层形成全包围栅极的方法为依次沉积氧化层和多晶硅。10.如权利要求9所述的半导体器件制备方法,其特征在于,沉积氧化层的方法为氧化工艺或者原位水汽生成工艺。

百度查询: 上海华力微电子有限公司 半导体器件制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。