申请/专利权人:上海华力微电子有限公司
申请日:2014-08-27
公开(公告)日:2020-02-21
公开(公告)号:CN104157655B
主分类号:H01L27/115(20170101)
分类号:H01L27/115(20170101);H01L29/792(20060101);H01L21/336(20060101);H01L21/28(20060101)
优先权:
专利状态码:有效-授权
法律状态:2020.02.21#授权;2017.07.21#实质审查的生效;2014.11.19#公开
摘要:本发明公开了一种SONOS闪存器件,包括衬底以及位于衬底上的分裂栅极结构。该分裂栅极结构包括与半导体衬底接触的第一氧化层,位于第一氧化层上的多晶硅控制栅和氮化硅栅,以及将多晶硅控制栅和氮化硅栅隔离的第二氧化层。当SONOS闪存器件编译时,通过在多晶硅控制栅上施加大于等于阈值电压的第一栅极电压、在氮化硅栅上施加大于第一栅极电压的第二栅极电压、并在半导体衬底上施加正的衬底偏压,使多晶硅控制栅下方的半导体衬底中在第一栅极电压的作用下所感应出的沟道电子层的电子在衬底偏压的作用下加速并在第二栅极电压的作用下注入氮化硅栅。本发明能够提高沟道热电子注入效率、减小电流功耗、缩小器件尺寸。
主权项:1.一种SONOS闪存器件,其特征在于,包括:半导体衬底,其包括源区和漏区;以及位于所述半导体衬底上所述源区和漏区之间的分裂栅极结构,该分裂栅极结构包括与所述半导体衬底接触的第一氧化层,位于所述第一氧化层上的多晶硅控制栅和氮化硅栅,以及将所述多晶硅控制栅和氮化硅栅隔离的第二氧化层;所述第一氧化层、氮化硅栅和第二氧化层构成ONO介电结构;其中,当所述SONOS闪存器件编译时,通过在所述多晶硅控制栅上施加大于等于阈值电压的第一栅极电压、在所述氮化硅栅上施加大于所述第一栅极电压的第二栅极电压、并在所述半导体衬底上施加正的衬底偏压,使所述多晶硅控制栅下方的所述半导体衬底中在所述第一栅极电压的作用下所感应出的沟道电子层的电子在所述衬底偏压的作用下朝向所述衬底加速并在加速后在所述第二栅极电压的作用下注入所述氮化硅栅。
全文数据:
权利要求:
百度查询: 上海华力微电子有限公司 SONOS闪存器件及其编译方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。