申请/专利权人：电子科技大学;电子科技大学广东电子信息工程研究院

申请日：2019-09-09

公开（公告）日：2020-03-17

公开（公告）号：CN110890427A

主分类号：H01L29/78(20060101)

分类号：H01L29/78(20060101);H03K19/00(20060101);H03K19/003(20060101);H03K19/094(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.07.27#授权;2020.04.10#实质审查的生效;2020.03.17#公开

摘要：本发明提供一种可调电容的屏蔽栅MOSFET器件，包括第一导电类型重掺杂半导体衬底、金属化漏极电极、第一导电类型轻掺杂半导体外延层、第二导电类型半导体基区、第一导电类型重掺杂半导体源区、第二导电类型重掺杂半导体体区、金属化源极电极、沟槽、栅氧化层、多晶硅栅电极、介质隔离层、绝缘介质隔离层、多晶硅屏蔽栅、介质层，多晶硅屏蔽栅和屏蔽栅电压控制模块相连，屏蔽栅电压控制模块根据不同的应用环境需求，产生输出电压，使得多晶硅屏蔽栅的电位发生变化，从而调整器件的栅漏电容和栅源电容及两者之间的比例，进而控制器件的开关损耗和dvdt能力。

主权项：1.一种可调电容的屏蔽栅MOSFET器件，其特征在于：包括第一导电类型重掺杂半导体衬底2；位于第一导电类型重掺杂半导体衬底2背面的金属化漏极电极1；位于第一导电类型重掺杂半导体衬底2正面的第一导电类型轻掺杂半导体外延层3；第一导电类型轻掺杂半导体外延层3顶部两侧分别具有第二导电类型半导体基区4；第二导电类型半导体基区4中分别具有第一导电类型重掺杂半导体源区6和第二导电类型重掺杂半导体体区5；第一导电类型重掺杂半导体源区6和第二导电类型重掺杂半导体体区5均与金属化源极电极11相接触；沟槽13从上至下依次穿过第一导电类型重掺杂半导体源区6和第二导电类型半导体基区4，延伸至第一导电类型轻掺杂半导体外延层3中；所述沟槽13的上部侧壁覆盖了栅氧化层7；所述栅氧化层7，分别与第二导电类型半导体基区4和第一导电类型重掺杂半导体源区6的侧面直接接触；所述栅氧化层7内部具有多晶硅栅电极8，所述多晶硅栅电极8与金属化源极电极11之间由介质隔离层9隔离；所述沟槽13的下部侧壁和底部覆盖了绝缘介质隔离层12，所述绝缘介质隔离层12内部具有多晶硅屏蔽栅10；所述多晶硅栅电极8与多晶硅屏蔽栅10之间由介质层14相隔离；所述多晶硅屏蔽栅10和屏蔽栅电压控制模块相连，所述屏蔽栅电压控制模块根据不同的应用环境需求，产生输出电压，使得多晶硅屏蔽栅10的电位发生变化，从而调整器件的栅漏电容和栅源电容及两者之间的比例，进而控制器件的开关损耗和dvdt能力。

全文数据：

权利要求：

百度查询： 电子科技大学;电子科技大学广东电子信息工程研究院 可调电容的屏蔽栅MOSFET器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD