申请/专利权人：青岛海信电器股份有限公司

申请日：2016-09-22

公开（公告）日：2020-03-20

公开（公告）号：CN107861896B

主分类号：G06F13/32(20060101)

分类号：G06F13/32(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.03.20#授权;2018.04.24#实质审查的生效;2018.03.30#公开

摘要：本发明公开了一种显示系统及其显示方法，该显示系统包括显示器；SOC芯片，用于提供第三信号；FPGA芯片，耦接于SOC芯片和显示器，用于产生第一信号并对第三信号进行处理产生第二信号；控制器，耦接于FPGA芯片，用于根据FPGA芯片的工作状态，选择通过FPGA芯片的第一路径或第二路径发送信号；其中，当FPGA芯片加载网表完毕后，控制器选择通过第一路径向显示器发送第一信号，使显示器显示第一信号所对应的画面；当FPGA芯片的数据处理功能配置完成后，控制器选择通过第二路径向显示器发送第二信号，使显示器显示第二信号所对应的画面。本发明可以选通不同的信号传送路径向显示器顺序发送视频信号，可以大幅缩短黑屏等待时间和开机时间，提高了用户的体验。

主权项：1.一种显示系统，其特征在于，包括：显示器；SOC芯片，用于提供第三信号；FPGA芯片，耦接于所述SOC芯片和所述显示器，用于产生第一信号并对所述第三信号进行处理产生第二信号；控制器，耦接于所述FPGA芯片，用于根据所述FPGA芯片的工作状态，选择通过所述FPGA芯片的第一路径或第二路径发送信号；其中，当所述FPGA芯片加载网表完毕后，所述控制器选择通过所述第一路径向所述显示器发送所述第一信号，使所述显示器显示所述第一信号所对应的画面；当所述FPGA芯片的数据处理功能配置完成后，所述控制器选择通过所述第二路径向所述显示器发送所述第二信号，使所述显示器显示所述第二信号所对应的画面；所述FPGA芯片还包括：接口模块，用于接收所述SOC芯片发送的第三信号；图像处理模块，用于接收所述接口模块转送的所述第三信号，并对所述第三信号对应的数据进行处理，以产生所述第二信号；图形模块，用于当所述FPGA芯片加载网表完毕后，产生所述第一信号。

全文数据：一种显示系统及其显示方法技术领域[0001]本发明属于显示技术领域，尤其涉及一种显示系统及其显示方法。背景技术[0002]目前医疗显示器通常采用单独S0C芯片电路平台和S0C芯片+FPGA芯片组合的平台。[0003]单独采用S0C芯片的显示器虽然可以满足显示的基本功能需求，但在医疗显示器专用的功能方面，如诊断显示器的DIC0M自动校正、对比度增强、会诊大屏幕显示的自适应分区GAMMA、Demura等功能都无法在S0C上实现，不能满足高端医疗显示器的画质和功能需求。[0004]采用S0C芯片和FPGA芯片的显示器将众多S0C芯片无法实现的功能移植到了FPGA芯片中实现，缩短了S0C芯片初始化的时间。医疗显示器的LOGO显示界面是由S0C芯片中的一个子程序进行控制，但实际影响LOGO显示的主要因素在于FPGA芯片。[0005]由于FPGA设计内部包含有大量的功能处理模块，dicom，cps，demura等功能模块，这些功能模块工作之前需要大量的参数进行配置，根据不同的屏，提前将大量的数据计算好，然后存放在flash中，FPGA工作时，M⑶从flash中取出数据，通过SPI总线，配置到FPGA中。现在方案使用的M⑶的SPI安全工作时钟为5.3Mhz，配置完所有的FPGA模块的参数需要的时间为3.6s，FPGA网表文件加载时间大约为500ras，所以FPGA准备好工作的理论最短时间为4.Is。为了保证信号的传输的稳定性，每条指令传输之间都会有时间间隔。按照上述图1所示的传统的开机流程及操作，从上电到显示L〇G〇共需要7s。这意味着开机后大约7s显示器处于黑屏状态，LOGO显示时间3s，所以从开机到显示工作界面大约需要10s。这将会带给客户相当差的用户体验。发明内容[0006]针对现有技术存在的问题，本发明的目的在于提供一种能够缩短黑屏等待时间、开机时间、提高用户体验的显示系统及其显示方法。[0007]本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。_[0008]根据本公开的一个方面，提供一种显示系统，包括：[0009]显示器；[0010]S0C芯片，用于提供第三信号；[0011]FPGA芯片，耦接于所述S0C芯片和所述显示器，用于产生第一信号并对所述第三信号进行处理产生第二信号；[0012]控制器，耦接于所述FPGA芯片，用于根据所述FPGA芯片的工作状态，选择通过所述FPGA芯片的第一路径或第二路径发送信号；[0013]其中，当所述FPGA芯片加载网表完毕后，所述控制器选择通过所述第一路径向所述显示器发送所述第一信号，使所述显示器显示所述第一信号所对应的画面^所述FPGA芯片的数据处理功能配置完成后，所述控制器选择通过所述第二路径向所述显示器发送所述第二信号，使所述显示器显示所述第二信号所对应的画面。__[0014]在本公开的一种示例性实施例中，所述第一信号所对应的画面为LOGO画面或纯色画面，所述第二信号所对应的画面为主机工作画面。[0015]在本公开的一种示例性实施例中，所述FPGA芯片还包括：[0016]接口模块，用于接收所述S0C芯片发送的第三信号；[0017]图像处理模块，用于接收所述接口模块转送的所述第三信号，并对所述第三信号对应的数据进行处理，以产生所述第二信号；[0018]图形模块，用于当所述FPGA芯片加载网表完毕后，产生所述第一信号。[0019]在本公开的一种示例性实施例中，所述第一信号包括时序信号和RGB数据信号;所述图形模块包括：[0020]计数单元，用于根据时钟进行计数；[0021]时序产生单元，根据所述计数单元的计数信息，产生所述时序信号；[0022]数据产生单元，根据所述时序信号和所述计数信息，产生所述RGB数据信号。[0023]在本公开的一种示例性实施例中，当所述FPGA芯片的所述接口模块配置完成后，所述控制器选择通过所述FPGA芯片的第三路径向所述显示器发送所述第三信号，使所述显示器显示所述第三信号所对应的画面。[0024]在本公开的一种示例性实施例中，所述图形模块耦接于所述显示器形成所述第一路径;所述图像处理模块耦接于所述显示器形成所述第二路径;所述接口模块耦接于所述显示器形成所述第三路径。[0025]根据本公开的一个方面，提供一种显示系统的显示方法，所述显示系统包括SOCK片、FPGA芯片、控制器和显示器，所述显示方法包括：[0026]通过所述控制器控制同时进行所述FPGA芯片的网表加载与所述S0C芯片的初始化；[0027]当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第一信号，并发送所述第一信号至所述显示器；[0028]在所述显示器显示所述第一信号所对应的画面同时配置所述FPGA芯片的接口功能和数据处理功能；[0029]当所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片对所述S0C芯片发送的第三信号处理产生第二信号；[0030]通过所述控制器控制将所述第一信号切换为所述第二信号发送至所述显示器。[0031]在本公开的一种示例性实施例中，当所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片对所述第三信号处理产生第二信号包括：[0032]当所述FPGA芯片的数据处理功能配置完成后，建立所述S0C芯片和所述FPGA芯片的连接；[0033]通过所述S0C芯片向所述FPGA芯片发送所述第三信号；[0034]通过所述FPGA芯片对接收的所述第三信号处理产生所述第二信号。[0035]在本公开的一种示例性实施例中，当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第一信号包括：[0036]当所述FPGA芯片加载网表完毕后，根据时钟进行计数；[0037]根据时钟的计数信息，产生时序信号；[0038]根据所述时序信号和所述计数信息，产生所述RGB数据信号；以及[0039]组合所述时序信号和所述RGB数据信号，产生所述第一信号。[0040]根据本公开的一个方面，提供一种显示系统的显示方法，所述显示系统包括SOCK片、FPGA芯片、控制器和显示器，所述显示方法包括：[0041]通过所述控制器控制同时进行所述FPGA芯片的网表加载与所述S0C芯片的初始化；[0042]当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第一信号，并发送所述第一信号至所述显示器；[0043]在所述显示器显示所述第一信号所对应的画面同时配置所述FPGA芯片的接口功能；[0044]当所述FPGA芯片的接口功能配置完成后，接收所述S0C芯片发送的第三信号；[0045]通过所述控制器控制将所述第一信号切换为所述第三信号发送至所述显示器。[0046]在本公开的一种示例性实施例中，还包括：[0047]配置所述FPGA芯片的接口功能的同时配置所述FPGA芯片的数据处理功能;其中配置所述FPGA芯片的数据处理功能所需时间大于配置所述FPGA芯片的接口功能所需时间；[0048]当所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片对所述S0C芯片发送的第三信号处理产生第二信号；[0049]通过所述控制器控制将所述第三信号切换为所述第二信号发送至所述显示器。[0050]本发明按照FPGA芯片中各模块工作所需时间，选通不同的信号传送路径向显示器顺序发送视频信号，可以大幅缩短系统开机显示LOGO画面、蓝色画面和主机工作画面所需时间，提高了用户的体验。[0051]应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。附图说明[0052]通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将变得更加显而易见。[0053]图1示出现有技术开机显示方法的流程图；[0054]图2示意性示出根据本公开示例实施方式的显示系统的结构示意图；[0055]图3示意性示出根据本公开一实施例的显示系统的结构示意图；[0056]图4示意性示出根据本公开一实施例的显示系统中图形模块的结构示意图；[0057]图5示意性示出根据本公开一实施例的显示方法的流程图；[0058]图6示意性示出根据本公开一实施例的显示方法的流程图；[0059]图7示意性示出根据本公开一实际实施方式的显示方法的流程图；[0060]图8示意性示出根据本公开一实际实施方式的显示方法的流程图。具体实施方式[0061]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例;相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。[0062]此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。[0063]附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和或处理器装置和或微控制器装置中实现这些功能实体。[0064]图2示意性示出根据本公开示例实施方式的显示系统的结构示意图。[0065]如图2所示，本发明的显示系统，包括显示器10、FPGA芯片20、控制器30和S0C芯片40。[0066]S0C芯片40的主要功能为提供多种接口，以与外部主机（图中未示出）和FPGA芯片20连接，外部主机通过SOC芯片40所提供的输入接口与S0C芯片40的输入连接，并向S0C芯片40发送第三信号SG3。在SOC芯片40上电配置完成后，外部主机发送的第三信号SG3可以经SOC芯片40被转送至FPGA芯片20。[0067]FPGA芯片20耦接于显示器10和SOC芯片之间，并向显示器10传送视频信号。FPGA芯片20可以产生第一信号SG1和第二信号SG2,并在控制器30的控制下选择性地将第一信号SG1或第二信号SG2传送至显示器10,以在显示器10上显示不同的画面。S0C芯片40传送至FPGA芯片20的第三信号SG3经过处理得到第二信号SG2。其中，第一信号SG1所对应的画面可以为LOGO画面或纯色画面。第二信号SG2所对应的画面可以为主机工作画面。以下实施例将以第一信号SG1对应的画面为LOGO画面或蓝色画面，第二信号SG2对应的画面为主机工作画面为例进行说明，但本发明并不局限于此。例如，当控制器控制FPGA芯片20选择将第一信号SG1传送至显示器1〇时，显示器1〇上显示LOGO画面后显示蓝色画面。当控制器控制FPGA芯片20选择将第二信号SG2传送至显示器10时，显示器10上显示正常的主机工作画面。[0068]控制器30耦接于所述FPGA芯片2〇,其可以为M⑶微控制单元），本发明并不以此为限。控制器30可以根据FPGA芯片20的不同工作状态，选择通过FPGA芯片20中相应的信号传输路径，向显示器10发送相应的视频信号。其中，FPGA芯片20的工作状态包括FPGA芯片20加载网表完毕、FPGA芯片的数据处理功能配置完成等。其中，FPGA芯片20的工作状态可以根据控制器30收到FPGA芯片20反馈的相应信号进行判断。当FPGA芯片2〇加载网表完毕后，反馈给控制器30—判断信号，控制器3〇在收到该判断信号后，选择通过第一路径向所述显示器10发送第一信号SGI，使显示器10显示LOGO画面后显示蓝色画面。当FPGA芯片20的数据处理功能配置完成后，同样会反馈给控制器3〇—判断信号，控制器30在收到该判断信号后，选择通过第二路径向所述显示器10发送第二信号SG2,使所述显示器10显示主机工作画面。[0069]FPGA芯片20加载网表的过程是根据网表文件搭建FPGA芯片20中各功能模块的过程，例如根据网表文件创建接口模块201、图像处理模块202、图形模块203，图形模块203工作并不像图像处理模块202工作之前需要大量的参数进行配置。FPGA芯片20加载网表完毕，则基本表示FPGA芯片20中图形模块2〇3可以工作，图形模块203可以产生第一信号SGUFPGA芯片20加载网表的时间通常只需要500ms，也就是说在系统开机大约500ms左右，在控制器30的控制下图形模块203和显示器10之间的第一路径被选通，图形模块203产生的第一信号SG1便可以被发送至显示器10,就可以在显示器10中显示LOGO画面后显示蓝色画面，缩短了黑屏等待时间。此外，在FPGA芯片2〇开始进入正常工作状态之前，当没有第二信号SG2接入的时候一直显示蓝色画面，如此有效降低了非工作功耗。[0070]FPGA芯片20的数据处理功能配置过程主要是对图像处理模块202,例如dicom，cps，demura等功能模块的参数配置过程，本实施例中以图像处理模块202为dicom，cps，demura等功能模块为例进行说明，但本发明并不局限于此。这些功能模块工作之前需要大量的参数进行配置，根据不同的屏，提前将大量的数据计算好，然后存放在flash中，FPGA芯片20工作时，控制器30从flash中取出数据，通过SPI总线，配置到FPGA芯片20中，配置完所有FPGA芯片的图像处理模块2〇2的参数需要的时间大约为3.6s，FPGA芯片20网表文件加载时间大约为5〇Oms，在显示LOGO画面的同时，控制器30配置FPGA芯片20中图像处理模块202的参数数据。也就是说在系统开机大约3.6s左右，在控制器30的控制下图像处理模块202和显示器10之间的第二路径被选通，图像处理模块202输出的第二信号SG2便可以被发送至显示器10,就可以在显示器10中显示主机工作画面，缩短了显示主机工作画面所需时间。[0071]本实施例按照FPGA芯片中各模块工作所需时间，选通不同的信号传送路径向显示器顺序发送第一信号SG1和第二信号SG2,可以大幅缩短系统开机显示LOGO画面、蓝色画面和主机工作画面所需时间，提高了用户的体验。[0072]在一实施例中，FPGA芯片20包括接口模块201、图像处理模块202和图形模块203。[0073]接口模块201用于接收S0C芯片40发送的第三信号SG3。其中，第三信号SG3对应主机工作画面，显示器10在接收到第三信号SG3后，可以在其中显示主机工作画面。[0074]图像处理模块202用于接收接口模块201转送的第三信号SG3,并对第三信号SG3对应的数据进行处理，以产生第二信号SG2。[0075]图形模块203用于当FPGA芯片2〇加载网表完毕后，产生第一信号SG1。[0076]如图4所示，图形模块2〇3包括计数单元2031、时序产生单元2032和数据产生单元2033。[0077]其中，图形模块203所产生的第一信号SG1是由时序信号HS、VS、DE和RGB数据信号DATA组成。图形模块203的输入端可以接入时钟信号CLK、控制信号REG_CTL和复位信号RST。控制信号REG_CTL来之MCU用于控制是否启动图形模块203。当FPGA芯片加载完网表文件，就会给MCU反馈一个信号，M⑶得到该信号之后，就会通过控制信号REG_CTL给图形模块203发命令，启动图形模块203,输出第一信号SG1。[0078]计数单元2〇31用于根据时钟进行计数。时序产生单元2032根据所述计数单元2031的计数信息，产生时序信号把、¥5、0£。数据产生单元2033根据时序信号把、¥3、0£和所述计数信息，产生RGB数据信号DATA。时序信号HS、VS、DE和RGB数据信号DATA可以组成LOGO图和蓝色图。[0079]图3示意性示出根据本公开一实际实施例的显示系统的结构示意图。如图3所示，本发明的显示系统，包括显示器l〇、FPGA芯片20、控制器30和S0C芯片40。[0080]S0C芯片40的主要功能为提供多种接口，以与外部主机（图中未示出）和FPGA芯片20连接，外部主机（图中未示出）通过S0C芯片40所提供的输入接口与S0C芯片40的输入连接，并向S0C芯片40发送第三信号SG3JPGA芯片20通过S0C芯片40所提供的输出接口与S0C芯片40的输出连接。在S0C芯片40上电配置完成后，外部主机发送的第三信号SG3可以经S0C芯片40被转送至接口模块201。接口模块2〇1输出的第三信号SG3可以在控制器30的控制下，通过选通的第三路径直接被接入显示器10,以显示主机工作画面。[0081]由于S0C芯片40参数配置所需时间短于FPGA芯片20中图像处理模块202配置所需时间，本实施例可以进一步缩短系统开机到显示主机工作画面的时间。[0082]图5示意性示出根据本公开一实施例的显示方法的流程图。[0083]如图5所示，本发明的显示方法包括如下步骤：[0084]步骤S610:通过所述控制器控制同时进行所述FPGA芯片的网表加载与所述SOCK片的初始化。[0085]步骤S620:当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第一信号，并发送所述第一信号至所述显示器。[0086]步骤S630:在所述显示器显示所述第一信号所对应的画面同时配置所述FPGA芯片的接口功能和数据处理功能。[0087]步骤S640:当所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片对所述S0C芯片发送的第三信号处理产生第二信号。[0088]步骤S650:通过所述控制器控制将所述第一信号切换为所述第二信号发送至所述显示器。[0089]本实施例中显示方法的显示细节已于上述实施例的显示系统中做了详细说明，在此不再赘述。[0090]图6示意性示出根据本公开一实施例的显示方法的流程图。[0091]如图6所示，本发明的显示方法包括如下步骤：[0092]步骤S710:通过所述控制器控制同时进行所述FPGAf片的网表加载与所述s〇c芯片的初始化。[0093]步骤S720:当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第一信号，并发送所述第一信号至所述显示器。[0094]步骤S730:在所述显示器显示所述第一信号所对应的画面同时配置所述FPGA芯片的接口功能。[0095]步骤S740:当所述FPGA芯片的接口功能配置完成后，接收所述S0C芯片发送的第三信号。FPGA芯片配置接口功能所需时间通常短于配置数据处理功能所需时间。[0096]步骤S750:通过所述控制器控制将所述第一信号切换为所述第三信号发送至所述显示器。[0097]本实施例与图5实施例的显示方法相比，可以进一步缩短系统开机到显示主机工作画面的时间。[0098]在一实施例中，本发明的显示方法还包括：[00"]配置所述FPGA芯片的接口功能的同时配置所述FPGA芯片的数据处理功能；[0100]当所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片对所述SOC芯片发送的第三信号处理产生第二信号；[0101]通过所述控制器控制将所述第三信号切换为所述第二信号发送至所述显示器。[0102]图7示意性示出根据本公开一实际实施方式的显示方法的流程图。[0103]如图7所示，本发明的显示方法包括：[0104]1加载所述FPGA芯片的网表、SOC芯片加载程序；[0105]2通过所述控制器配置所述FPGA芯片的数据处理功能；[0106]3当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第一信号，并发送所述第一信号至所述显示器；[0107]4通过所述显示器显示LOGO画面和蓝色画面；[0108]5S0C芯片通过第三信号发送数据，并检测是否有主机接入显示器；[0109]6当检测到有主机接入显示器，且所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片产生第二信号，并将所述第一信号切换为所述第二信号发送至所述显示器，通过所述显示器显示主机工作画面。如果没有检测到有主机接入显示器，则显示器继续显示蓝色画面。[0110]本实施例的实际工作流程为:开机上电，FPGA加载网表文件，大约需要500ms，加载完之后就可以显示LOGO图卡，从上电到显示LOGO图卡在Is之内完成，该设计将开机黑屏时间缩短为1s左右。在显示LOGO的同时，M⑶配置FPGA各模块参数数据，3•6s之后FPGA准备就绪。同时，上电之后Soc芯片进行程序加载及初始化，当FPGA配置完成就与Soc进行数据连接，如果连接不稳定进行FPGA的RX端接口模块复位，修复的整个过程中，FPGA功能模块FPGA图像处理模块与屏不连接，避免了屏幕闪烁的问题。在S〇c和FPGA进行配置及建立连接的同时，另一条“图形模块+屏”的第一路径在显示LOGO，LOGO显示3s之后，屏幕显示蓝色的工作界面。当Soc与FPGA建立稳定连接之后，开始正常工作状态。当没有任何信号接入的时候一直显示蓝色工作界面。当FPGA功能模块配置完成之后，切换至另一条“S0C+图像处理模块+屏”的第二路径，以显示主机工作界面。图8示意性示出根据本公开一实际实施方式的显示方法的流程图。[0112]如图8所示，本发明的显示方法包括：[0113]1通过所述控制器加载所述FPGA芯片的网表；[0114]2通过所述控制器配置所述FPGA芯片的接口功能和数据处理功能；[0115]3当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第一信号，并发送所述第一信号至所述显示器；[0116]4通过所述显示器显示LOGO画面和蓝色画面；[0117]5当所述FPGA芯片的接口功能配置完成后，将所述第一信号切换为外部主机发送至所述FPGA芯片的第三信号，并将所述第三信号发送至所述显示器；[0118]6通过所述显示器显示主机工作画面，此时FPGA芯片中的图像数据处理功能无法使用；[0119]7当所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片产生第二信号，并将所述第三信号切换为所述第二信号发送至所述显示器；[0120]8通过所述显示器显示主机工作画面，此时FPGA芯片的所有功能均可使用。[0121]本实施例的实际工作流程为:开机上电，FPGA加载网表文件，大约需要500ms，加载完之后就可以显示LOGO图卡，从上电到显示LOGO图卡在Is之内完成，该设计将开机黑屏时间缩短为1s左右。在显示LOGO的同时，MCU配置FPGA各模块参数数据，3.6s之后FPGA准备就绪。同时，上电之后Soc芯片进行程序加载及初始化，当FPGA接口模块配置完成就与Soc进行数据连接，如果连接不稳定进行FPGA的RX端接口模块复位，修复的整个过程中，FPGA功能模块FPGA图像处理模块与屏不连接，避免了屏幕闪烁的问题。在Soc和FPGA进行配置及建立连接的同时，另一条“图形模块+屏”的第一路径在显示L0G0，L0G0显示3s之后，屏幕显示蓝色的工作界面。当Soc与FPGA建立稳定连接之后，开始正常工作状态。当没有任何信号接入的时候一直显示蓝色工作界面。当FPGA与S0C连接稳定后，切换至“S0C+接口模块+屏”的第三路径，以显示主机工作界面。当FPGA图像处理模块配置完成之后，切换至“S0C+图像处理模块+屏”的第二路径。[0122]上述实施例中各步骤的处理不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。[0123]通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质可以是CD-R0M，U盘，移动硬盘等）中或网络上，包括若干指令以使得一台计算设备可以是个人计算机、服务器、移动终端、或者网络设备等执行根据本公开实施方式的方法。[0124]以上具体地示出和描述了本公开的示例性实施方式。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法;相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

权利要求：1.一种显示系统，其特征在于，包括：显不器；SOC芯片，用于提供第三信号；FPGA芯片，耦接于所述SOC芯片和所述显示器，用于产生第一信号并对所述第三信号进行处理产生第二信号；控制器，稱接于所述FPGA芯片，用于根据所述FPGA芯片的工作状态，选择通过所述FPGA芯片的第一路径或第二路径发送信号；其中，当所述FPGA芯片加载网表完毕后，所述控制器选择通过所述第一路径向所述显示器发送所述第一信号，使所述显示器显不所述第一信号所对应的画面；当所述FPGA芯片的数据处理功能配置完成后，所述控制器选择通过所述第二路径向所述显示器发送所述第二信号，使所述显示器显示所述第二信号所对应的画面。2.如权利要求1所述的显示系统，其特征在于，所述第一信号所对应的画面为L0G0画面或纯色画面，所述第二信号所对应的画面为主机工作画面。3.如权利要求1所述的显示系统，其特征在于，所述FPGA芯片还包括：接口模块，用于接收所述SOC芯片发送的第三信号；图像处理模块，用于接收所述接口模块转送的所述第三信号，并对所述第三信号对应的数据进行处理，以产生所述第二信号；图形模块，用于当所述FPGA芯片加载网表完毕后，产生所述第一信号。4.如权利要求3所述的显示系统，其特征在于，所述第一信号包括时序信号和RGB数据信号;所述图形模块包括：计数单元，用于根据时钟进行计数；时序产生单元，根据所述计数单元的计数信息，产生所述时序信号；数据产生单元，根据所述时序信号和所述计数信息，产生所述RGB数据信号。5.如权利要求3所述的显示系统，其特征在于，当所述FPGA芯片的所述接口模块配置完成后，所述控制器选择通过所述FPGA芯片的第三路径向所述显示器发送所述第三信号，使所述显示器显示所述第三信号所对应的画面。6.如权利要求5所述的显示系统，其特征在于，所述图形模块耦接于所述显示器形成所述第一路径;所述图像处理模块耦接于所述显示器形成所述第二路径;所述接口模块耦接于所述显示器形成所述第三路径。7.—种显示系统的显示方法，所述显示系统包括SOC芯片、FPGA芯片、控制器和显示器，其特征在于，所述显示方法包括：通过所述控制器控制同时进行所述FPGA芯片的网表加载与所述SOC芯片的初始化；当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第一信号，并发送所述第一信号至所述显示器；在所述显示器显示所述第一信号所对应的画面同时配置所述FPGA芯片的接口功能和数据处理功能；当所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片对所述SOC芯片发送的第三信号处理产生第二信号；_通过所述控制器控制将所述第一信号切换为所述第二信号发送至所述显示器。8.如权利要求7所述的显示系统的显示方法，其特征在于，当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第一信号包括：当所述FPGA芯片加载网表完毕后，根据时钟进行计数；根据时钟的计数信息，产生时序信号；根据所述时序信号和所述计数信息，产生所述RGB数据信号；以及组合所述时序信号和所述RGB数据信号，产生所述第一信号。9.一种显示系统的显示方法，所述显示系统包括SOC芯片、FPGA芯片、控制器和显示器，其特征在于，所述显示方法包括：通过所述控制器控制同时进行所述FPGA芯片的网表加载与所述SOC芯片的初始化；当所述FPGA芯片加载网表完毕后，通过所述FPGA芯片产生第一信号，并发送所述第一信号至所述显示器；在所述显示器显示所述第一信号所对应的画面同时配置所述FPGA芯片的接口功能；当所述FPGA芯片的接口功能配置完成后，接收所述SOC芯片发送的第三信号；通过所述控制器控制将所述第一信号切换为所述第三信号发送至所述显示器。10.如权利要求9所述的显示系统的显示方法，其特征在于，还包括：配置所述FPGA芯片的接口功能的同时配置所述FPGA芯片的数据处理功能;其中配置所述FPGA芯片的数据处理功能所需时间大于配置所述FPGA芯片的接口功能所需时间；当所述FPGA芯片的数据处理功能配置完成后，通过所述FPGA芯片对所述S0C芯片发送的第三信号处理产生第二信号；_通过所述控制器控制将所述第三信号切换为所述第二信号发送至所述显示器。

百度查询： 青岛海信电器股份有限公司 一种显示系统及其显示方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD