买专利,只认龙图腾
首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明授权】半导体结构_联发科技股份有限公司_201710324769.2 

申请/专利权人:联发科技股份有限公司

申请日:2017-05-10

公开(公告)日:2020-03-31

公开(公告)号:CN107403801B

主分类号:H01L27/088(20060101)

分类号:H01L27/088(20060101);H01L23/00(20060101)

优先权:["20160520 US 62/339,123","20160901 US 62/382,288","20170421 US 15/493,199"]

专利状态码:有效-授权

法律状态:2020.03.31#授权;2017.12.22#实质审查的生效;2017.11.28#公开

摘要:本发明公开了半导体结构,其中一种半导体结构,可包括:半导体基板;位于所述半导体基板上的井区;射频电路,包括至少一个鳍式场效应晶体管,所述鳍式场效应晶体管包括位于所述井区之上的多个第一鳍片和多个第一多边形,其中,所述多个第一多边形与所述多个第一鳍片垂直;与所述射频电路相邻的第一保护环,所述第一保护环包括位于所述井区之上的多个第二鳍片和一对第二多边形,其中,所述第二多边形与所述多个第二鳍片垂直;第一隔离区,直接设置在所述射频电路和所述第一保护环之间;其中,所述多个第一鳍片与所述多个第二鳍片平行,且所述多个第一鳍片通过所述第一隔离区与所述多个第二鳍片隔离。实施本发明实施例,可减小半导体的区域。

主权项:1.一种半导体结构,其特征在于,包括:半导体基板;位于所述半导体基板上的井区,所述井区具有第一导电类型;射频电路,所述射频电路包括至少一个鳍式场效应晶体管,所述鳍式场效应晶体管包括位于所述井区之上的多个第一鳍片和多个第一多边形,其中,所述多个第一多边形与所述多个第一鳍片垂直;与所述射频电路相邻的第一保护环,所述第一保护环包括位于所述井区之上的多个第二鳍片和一对第二多边形,其中,所述第二多边形与所述多个第二鳍片垂直;与所述射频电路相邻的第二保护环,所述第二保护环包括位于所述井区上的多个第三鳍片和一对第三多边形,其中,所述多个第三鳍片与所述一对第三多边形垂直;第一隔离区,直接设置在所述射频电路和所述第一保护环之间;第二隔离区,直接设置在所述射频电路与所述第二保护环之间;其中,所述多个第一鳍片与所述多个第二鳍片平行,且所述多个第一鳍片通过所述第一隔离区与所述多个第二鳍片隔离;其中,所述第一保护环和所述第二保护环设置在所述射频电路的相对的两侧,并且所述第一保护环和所述第二保护环相互之间不耦接。

全文数据:半导体结构【技术领域】[0001]本发明涉及电子技术领域,尤其涉及半导体结构。【背景技术】[0002]半导体设备制造商被要求提供具有期望的质量等级的产品。在集成电路中,一个电路或设备将产生噪声而干扰所述集成电路中的其他电路或设备的操作。所述产生的噪声通常会降低集成电路的性能。[0003]保护环guardrings用作集成电路中的设备或电路之间的隔离区域。保护环包围集成电路的设备或电路以减少相连设备或电路之间的干扰或噪声。对于那些对噪声和干扰敏感的高频电路例如,射频电路),保护环显得更加重要。【发明内容】[0004]本发明提供半导体结构,可减小半导体的区域,进而降低集成电路的制造成本。[0005]本发明提供的一种半导体结构,可包括:半导体基板;位于所述半导体基板上的井区,所述井区具有第一导电类型;射频电路,所述射频电路包括至少一个鳍式场效应晶体管,所述鳍式场效应晶体管包括位于所述井区之上的多个第一鳍片和多个第一多边形,其中,所述多个第一多边形与所述多个第一鰭片垂直;与所述射频电路相邻的第一保护环,所述第一保护环包括位于所述井区之上的多个第二鳍片和一对第二多边形,其中,所述第二多边形与所述多个第二鳍片垂直;第一隔离区,直接设置在所述射频电路和所述第一保护环之间;其中,所述多个第一鳍片与所述多个第二鳍片平行,且所述多个第一鳍片通过所述第一隔离区与所述多个第二鳍片隔离。[0006]本发明提供的另一种半导体结构,可包括:半导体基板;位于所述半导体基板上的井区,所述井区具有第一导电类型;射频电路,所述射频电路包括至少一个鳍式场效应晶体管,所述鳍式场效应晶体管包括位于所述井区之上的多个第一鳍片和多个第一多边形,其中,所述多个第一多边形与所述多个第一鳍片垂直;位于所述射频电路两侧的一对保护环,每一个所述保护环包括位于所述井区之上的多个第二鳍片和一对第二多边形,其中,所述多个第二多边形与所述多个第二鳍片垂直;位于所述井区上的第一隔离区,直接设置f所述射频电路和一个所述保护环之间;位于所述井区上的第二隔离区,其中,所述第二隔离区直接设置在所述射频电路和另一个所述保护区之间;其中,所述多个第一鳍片与所述多个第二鳍片平行,且所述多个第一鰭片通过所述第一隔离区或所述第二隔离区与所述多个第二鳍片隔离。[0007]根据上述描述,本发明提供的半导体结构在射频电路邻近的位置设置至少一个保护环,且通过隔离区将保护环的鳍片和射频电路的鳍片隔离开,由此,半导体的区域得以减小,最终集成电路的制造成本得以降低。【附图说明】[0008]本发明可通过阅读随后的细节描述和参考附图所举的实施例被更全面地理解,其中:[0009]图1根据本发明的一个实施例示出集成电路的半导体结构100。[0010]图2A示出图1中的半导体结构100沿a-AA线的剖面图。[0011]图2B示出图1的半导体结构100沿B-BB线的剖面图。[0012]图3根据本发明的另一个实施例示出集成电路的半导体结构300。[0013]图4A示出图3中的半导体结构300沿线C-CC的剖面图。[0014]图4B示出图3中的半导体结构300沿D-DD线的剖面图。【具体实施方式】[0015]在说明书及后续的权利要求当中使用了某些术语来指称特定的组件。本领域技术人员应可理解,硬件制造商可能会用不同的名称来称呼同一个组件。本文件并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。在接下来的说明书及权利要求中,术语“包含”及“包括”为一开放式的用语,故应解释成“包含但不限制于”。此外,“耦接”一词在此包含直接及间接的电性连接手段。因此,如果一个装置耦接于另一个装置,则代表该一个装置可直接电性连接于该另一个装置,或通过其它装置或连接手段间接地电性连接至该另一个装置。[0016]图1根据本发明的一个实施例示出集成电路的半导体结构100。半导体结构100包括射频电路110、设置在射频电路110的右侧的保护环120,以及设置在射频电路110左侧的保护环130。在射频电路110中,射频电路110包括至少一个射频设备,所述射频设备为鳍式场效应晶体管FINfield-effecttransistor,FET,所述鳍式场效应晶体管由多个多边形115A-115D和多个鳍片150A-150D构成。在一些实施例中,射频电路110包括多个射频设备,且每一个射频设备为鳍式场效应晶体管。在射频电路110中,所述多个多边形115A-115D之间彼此平行,所述多个鳍片150A-150D之间彼此平行。此外,多边形115A-115D与多个鳍片150A-150D垂直。在一些实施例中,多个多边形115A-115D的两个相邻的多边形的距离D1相同。应当注意的是,射频电路110中多边形的数量和鳍片的数量可根据射频设备的实际设计确定。保护环120包括一对多边形125A和125B,还包括多个鳍片160A-160D。多边形125A和125B与多边形115A-115D平行,多边形125A和125B与鳍片160A-160D垂直。此外,射频电路110的鳍片150A-150D以及保护环120的鳍片160A-160D两两设置在同一行。例如,鳍片150A和160A设置在第一行,鳍片150B和160B设置在第二行,鳍片150C和160C设置在第三行,鳍片150D和160D设置在第四行。在一些实施例中,多个多边形115A-115D的两个相邻的多边形的距离D1与多边形125A和125B之间的距离D2相同,且多边形125A和125B之间的距离D2与多边形115D和125A之间的距离D3相同。为了减小半导体结构1〇〇的区域,保护环120仅包括一对多边形125A和125B,也即,保护环中多边形的数量为2。应当注意的是,射频电路110中多边形的数量大于保护环120中多边形的数量。进一步,保护环120中的鳍片例如,160A-160D的数量由射频电路11〇中的鳍片(例如,150A-150D的数量决定。应当注意的是,射频电路110中的鳍片150A-150D的导电类型与保护环120中的鳍片160A-160D的导电类型不同。在图1中,射频电路110的鳍片150A-150D的导电类型为N+掺杂型鳍片,120中的鳍片160A-160D为P+掺杂型鳍片。[0017]类似地,保护环130包括一对多边形135A和135B,还包括多个鳍片170A-170D。多边形135A和135B与多边形115A-115D平行,多边形135A和135B与鳍片170A-170D垂直。如前所述,射频电路110的鳍片150A-150D以及保护环130的鳍片170A-170D两两分别设置在同一行。在一些实施例中,保护环120和130具有相同的配置,且多边形135A和135B之间的距离D2与多边形125A和125B之间的距离D2相同。此外,多边形135A和135B之间的距离D2与多边形115A和135B之间的距离D3相同。为了减小半导体结构100的区域,保护环130仅包括一对多边形135A和135B,也即,保护环中多边形的数量为2。应当注意的是,射频电路110中多边形的数量大于保护环130中多边形的数量。此外,保护环130中的鳍片例如,170A-170D的数量由射频电路110中的鳍片例如,150A-150D的数量决定。在一些实施例中,保护环130的鳍片170A-170D的长度例如,从多边形135A的左侧至多边形135B的右侧等于保护环120的鳍片160A-160D的长度例如,从多边形125A的左侧至多边形125B的右侧)。此外,保护环130的鳍片170A-170D的长度例如,从多边形135A的左侧至多边形135B的右侧小于射频电路110的鳍片150A-150D的长度例如,从多边形115A的左侧至多边形115D的右侧)。此外,射频电路110的鳍片150A-150D的导电类型为N+掺杂型鳍片,130中的鳍片170A_l7〇D为P+掺杂型鰭片。在一些实施例中,保护环120和130彼此耦接以形成四边形,以便包围射频电路110。[0018]图2A示出图1中的半导体结构100沿A-AA线的剖面图。P型井220设置在基板210上,鳍片170A、150A以及160A设置在P型井220上。隔离区域230,例如,浅沟道隔离(ShallowTrenchIsolation,STI将保护环130的鳍片170A与射频电路110的鳍片150A隔离开。此外,隔离区域230将保护环120的鳍片160A与射频电路110的鳍片150A隔离开。值得注意的是,隔离区230直接与鳍片170A和150A接触,隔离区230直接与鳍片160A和150A接触。因此,非活动区noactivearea或假活动区dummyactivearea设置在保护环120和射频电路110之间,以及设置在保护环130与射频电路之间。在一个实施例中,鳍片150A的活动区155A-155C形成同一个FINFET的漏极源极区域,鳍片170A的活动区175A和鳍片160A的活动区165A形成所述同一个FINFET的衬底bulk区域。作为举例,如果活动区155A和155C形成FINFET的漏极区域,活动区155B形成所述FINFET的源极区域,FINFET的栅极耦接于多边形115B和115C。相反地,如果活动区155A和155C形成FINFET的源极区域,活动区155B形成所述FINFET的漏极区域,FINFET的栅极耦接于多边形115B和115C。应当注意的是,多边形115A-115C不与活动区115A-115C重叠。在一些实施例中,三个活动区155A-155C形成鳍片150A的不同的FINFET的漏极源极区域。作为举例,如果活动区155A形成第一FINFET的漏极区域,活动区155C形成第二FINFET的漏极区域,活动区155B形成第一FINFET和第二FINFET的源极区域。此外,第一FINFET的栅极耦接于多边形115B,第二FINFET的栅极耦接于多边形115C。相反的,如果活动区155A形成第一FINFET的源极区域,活动区155C形成第二FINFET的源极区域,活动区155B形成第一FINFET和第二FINFET的漏极区域。此外,第一FINFET的栅极耦接于多边形115B,第二FINFET的栅极耦接于多边形115C。进一步,鳍片170A的活动区175A和鳍片160A的活动区165A形成第一FINFET和第二FINFET的衬底区域,也即,第一FINFET和第二FINFET的衬底区域耦接在一起。[0019]图2B示出图1的半导体结构100沿B-BB线的剖面图。类似地,P型井220设置在基板210上,隔离区230设置在P型井220上。进一步,图2B中的隔离区230的厚度小于图2A的隔离区230的厚度。相较于图2A,由于在线B-BB中没有鳍片,在图2B中,多边形135A-135B、115A-115D、以及125A-125B具有更大的深度。[0020]图3根据本发明的另一个实施例示出集成电路的半导体结构300。半导体结构300包括射频电路310、保护环320设置在射频电路310的右侧,保护环330设置在射频电路310的左侧。在射频电路310中,射频电路310包括至少一个射频设备,所述射频设备为鳍式场效应晶体管,所述鳍式场效应晶体管由多个多边形315A-315D和多个鳍片350A-350D构成。如前所述,所述多个多边形315A-315D之间彼此平行,所述多个鳍片350A-350D之间彼此平行。此夕卜,多边形315A-315D与多个鳍片350A-350D垂直。如前所述,保护环320和33〇具有相同的配置。以保护环320为例进行说明,保护环320包括一对多边形325A和325B,还包括多个鳍片360A-360D。多边形325A和325B与多边形315A-315D平行,多边形325A和325B与鳍片36〇A-360D垂直。此外,射频电路310的鳍片350A-350D以及保护环320的鳍片360A-360D两两设置在同一行。例如,鳍片350A和360A设置在第一行,鳍片350B和360B设置在第二行,鳍片350C和360C设置在第三行,鳍片350D和360D设置在第四行。[0021]为了减小半导体结构300的区域,保护环320仅包括一对多边形325A和325B,保护环330仅包括一对多边形335A和335B。特别地,保护环320和330中的多边形的数量为2。应当注意的是,射频电路310中多边形的数量大于保护环320和330中多边形的数量。进一步,保护环320中的鳍片例如,360A-360D和保护环330中的鳍片(例如,370A-370D的数量由射频电路310中的鳍片(例如,350A-350D的数量决定。在一些实施例中,保护环33〇的鳍片370A-370D的长度例如,从多边形335A的左侧至多边形335B的右侧等于保护环320的鳍片360A-360D的长度例如,从多边形325A的左侧至多边形325B的右侧)。此外,保护环330的鳍片370A-370D的长度例如,从多边形335A的左侧至多边形33M的右侧小于射频电路31〇的鳍片350A-350D的长度例如,从多边形315A的左侧至多边形315D的右侧)。应当注意的是,射频电路310中的鳍片350A-350D的导电类型与保护环320中的鳍片3e〇A-360D的导电类型不同。此外,保护环320中的鳍片360A-360D的导电类型与保护环33〇中的鳍片370A-37〇D的鳍片的导电类型相同。在图3中,射频电路310的鳍片350A-350D的导电类型为N+掺杂型鳍片,保护环320中的鳍片360A-360D以及保护环330中的鳍片370A-370D的导电类型为P+掺杂型鳍片。在一些实施例中,保护环320和330彼此耦接以形成四边形,以便包围射频电路310。[0022]与图1所示的半导体结构100相比,图3中的半导体结构3〇〇进一步包括设置在保护环330和射频电路310之间的假多边形dummypoly340A,以及设置在保护环320和射频电路310之间的假多边形340B。假多边形340A和M0B与射频电路310的多边形315A-315D,保护环320的多边形325A-325B,以及保护环330的多边形335A_335B平行。在一些实施例中,多个假多边形340A设置在保护环330与射频电路310之间,多个假多边形340B设置在保护环320与射频电路310之间。进一步,假多边形340A的数量与假多边形340B的数量相同,以获得均匀的布局。如前所述,多边形315A-315D的距离D1相同。应当注意的是,射频电路310中多边形和鳍片的数量由射频设备实际的设计确定。此外,多边形315A_315D中相邻两个多边形的距离D1与多边形325A和325B之间的距离D2相同。此外,射频电路310的多边形315A与假多边形340A之间的距离D5与保护环33〇的多边形33M与假多边形340A之间的距离D4相同。在一些实施例中,距离D1、D2、D4和D5相同。[0023]图4A示出图3中的半导体结构300沿线C-CC的剖面图。P型井420设置在基板410上,鳍片370A、350A和360A设置在P型井420上。保护环330的鳍片370A通过隔离区430例如,STI与射频电路310的鳍片350A隔离。此外,保护环320的鳍片360A通过隔离区430与射频电路310的鳍片350A隔离。值得注意的是,隔离区430直接与鳍片370A和350A接触,隔离区430直接与鳍片360A和350A接触。因此,非活动区noactivearea或假活动区(dummyactivearea设置在保护环320和射频电路310之间,以及设置在保护环330与射频电路310之间。此夕卜,假多边形340A设置在鳍片370A和350A之间的隔离区430上,且假多边形340A直接接触隔离区430。类似地,假多边形340B设置在鳍片360A和350A之间的隔离区430上,且假多边形340B直接接触隔离区430。如前所述,在鳍片中形成多个活动区。例如,鳍片350A的活动区355A-355C形成同一个FINFET的漏极源极区域,鳍片370A的活动区375A和鳍片360A的活动区365A形成所述同一个FINFET的衬底bulk区域。如果活动区355A和355C形成FINFET的漏极区域,活动区355B形成所述FINFET的源极区域,FINFET的栅极耦接于多边形315B和315C。相反地,如果活动区355A和355C形成FINFET的源极区域,活动区355B形成所述FINFET的漏极区域,FINFET的栅极耦接于多边形315B和315C。应当注意的是,多边形315A-315C不与活动区355A-355C重叠。在一些实施例中,三个活动区355A-355C形成鳍片350A的不同的FINFET的漏极源极区域。作为举例,如果活动区355A形成第一FINFET的漏极区域,活动区355C形成第二FINFET的漏极区域,活动区355B形成第一FINFET和第二FINFET的源极区域。此外,第一FINFET的栅极耦接于多边形315B,第二FINFET的栅极耦接于多边形315C。相反的,如果活动区355A形成第一FINFET的源极区域,活动区355C形成第二FINFET的源极区域,活动区355B形成第一FINFET和第二FINFET的漏极区域。此外,第一FINFET的栅极耦接于多边形315B,第二FINFET的栅极耦接于多边形315C。进一步,鳍片370A的活动区375A和鳍片360A的活动区365A形成第一FINFET和第二FINFET的衬底区域,也即,第一FINFET和第二FINFET的衬底区域耦接在一起。[0024]图4B示出图3中的半导体结构300沿D-DD线的剖面图。类似地,P型井420设置在基板410上,隔离区430设置在P型井420上。进一步,图4B中的隔离区430的厚度小于图4A的隔离区430的厚度。相较于图4A,由于在线D-DD中没有鳍片,在图4B中,多边形335A-335B、315A-315D、以及325A-325B具有更大的深度。[0025]根据所述实施例,在射频电路的两侧均设置保护环,可降低射频电路的噪声和干扰。此外,将保护环设置为靠近射频电路,也即,通过隔离区将保护环的鳍片和射频电路的鳍片隔离开,半导体的区域可得以减小,最终集成电路的制造成本得以降低。[0026]权利要求书中用以修饰元件的“第一”、“第二”等序数词的使用本身未暗示任何优先权、优先次序、各元件之间的先后次序、或所执行方法的时间次序,而仅用作标识来区分具有相同名称具有不同序数词)的不同元件。[0027]本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何本领域技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视权利要求所界定者为准。

权利要求:1.一种半导体结构,其特征在于,包括:半导体基板;位于所述半导体基板上的井区,所述井区具有第一导电类型;射频电路,所述射频电路包括至少一个鳍式场效应晶体管,所述鳍式场效应晶体管包括位于所述井区之上的多个第一鳍片和多个第一多边形,其中,所述多个第一多边形与所述多个第一鳍片垂直;与所述射频电路相邻的第一保护环,所述第一保护环包括位于所述井区之上的多个第二鳍片和一对第二多边形,其中,所述第二多边形与所述多个第二鳍片垂直;第一隔离区,直接设置在所述射频电路和所述第一保护环之间;其中,所述多个第一鳍片与所述多个第二鳍片平行,且所述多个第一鳍片通过所述第一隔离区与所述多个第二鳍片隔离。2.如权利要求1所述的半导体结构,其特征在于,所述多个第一多边形与所述多个第二多边形平行。3.如权利要求2所述的半导体结构,其特征在于,所述多个第一鳍片的数量等于所述多个第二鳍片的数量。4.如权利要求3所述的半导体结构,其特征在于,所述第一鳍片包括多个具有第二导电类型的第一活动区,所述第二鳍片包括多个具有第一导电类型的第二活动区。5.如权利要求1所述的半导体结构,其特征在于,还包括:位于所述第一隔离区上的假多边形,其中,所述第一多边形、所述第二多边形以及所述假多边形彼此平行。6.如权利要求5所述的半导体结构,其特征在于,所述假多边形与一个第一鳍片之间的距离等于所述假多边形与一个第二鳍片之间的距离,其中,所述一个第二鳍片与所述一个第一鳍片相邻。7.如权利要求1所述的半导体结构,其特征在于,还包括:与所述射频电路相邻的第二保护环,所述第二保护环包括位于所述井区上的多个第三鳍片和一对第三多边形,其中,所述多个第三鳍片与所述一对第三多边形垂直;第二隔离区,直接设置在所述射频电路与所述第二保护环之间;其中,所述多个第三鳍片的数量等于所述第二鳍片的数量,所述第三鳍片的长度等于所述第二鳍片的长度,所述第三鳍片的长度小于所述第一鳍片的长度。8.如权利要求1所述的半导体结构,其特征在于,所述第一保护环形成所述鳍式场效应晶体管的衬底区域。9.如权利要求1所述的半导体结构,其特征在于,所述第一多边形的数量大于所述第二多边形的数量。10.—种半导体结构,其特征在于,包括:半导体基板;位于所述半导体基板上的井区,所述井区具有第一导电类型;射频电路,所述射频电路包括至少一个鳍式场效应晶体管,所述鳍式场效应晶体管包括位于所述井区之上的多个第一鳍片和多个第一多边形,其中,所述多个第一多边形与所述多个第一鳍片垂直;位于所述射频电路两侧的一对保护环,每一个所述保护环包括位于所述井区乙上的多个第二鳍片和一对第二多边形,其中,所述多个第二多边形与所述多个第二鳍片垂直;位于所述井区上的第一隔离区,直接设置在所述射频电路和一个所述保护环之间;位于所述井区上的第二隔离区,其中,所述第二隔离区直接设置在所述射频电路和另一个所述保护区之间;其中,所述多个第一鳍片与所述多个第二鳍片平行,且所述多个第一鳍片通过所述第一隔离区或所述第二隔离区与所述多个第二鳍片隔离。_11.如权利要求10所述的半导体结构,其特征在于,所述第一隔离区和所述第二隔离区中的每一个直接与所述第一鳍片和第二鳍片接触。412.如权利要求10所述的半导体结构,其特征在于,两个相邻的第一多边形之间的距离等于两个相邻的第二多边形之间的距离。13.如权利要求10所述的半导体结构,其特征在于,所述多个第一鳍片的数量等于每一个所述保护环中的所述多个第二鳍片的数量。14.如权利要求10所述的半导体结构,其特征在于,所述多个第一鳍片的数量大于每一个所述保护环中的所述多个第二鳍片的数量。15.如权利要求10所述的半导体结构,其特征在于,还包括:设置在第一隔离区的第一假多边形;设置在第二隔离区的第二假多边形;其中,所述第一假多边形和所述第二假多边形与所述多个第一多边形和所述多个第二多边形平行。_16.如权利要求15所述的半导体结构,其特征在于,所述第一假多边形和所述第二假多边形分别与所述第一隔离区和所述第二隔离区重叠。17.如权利要求15所述的半导体结构,其特征在于,所述第一假多边形和与所述第一隔离区相邻的多个第一多边形中的一个之间的距离等于所述第一假多边形和与所述第一隔离区相邻的所述第二多边形之间的距离,所述第二假多边形和与所述第二隔离区相邻的多个第一多边形中的一个之间的距离等于所述第二假多边形和与所述第二隔离区相邻的第二多边形之间的距离。18.如权利要求10所述的半导体结构,其特征在于,每一个所述第一鳍片包括多个第一活动区,所述第一活动区具有第二导电类型,且所述第一活动区形成所述鳍式场效应晶体管的漏极区域和源极区域。_19.如权利要求10所述的半导体结构,其特征在于,每一个所述第二鳍片包括第二活动区,所述第二活动区具有第一导电类型,且所述第二活动区形成所述鳍式场效应晶体管的衬底区域。20.如权利要求1〇所述的半导体结构,其特征在于,每一个所述第二鳍片的长度小于所述第一鳍片的长度。

百度查询: 联发科技股份有限公司 半导体结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。

相关技术
相关技术
相关技术
相关技术