申请/专利权人：赛灵思公司

申请日：2018-10-02

公开（公告）日：2020-05-15

公开（公告）号：CN111164894A

主分类号：H03L7/085(20060101)

分类号：H03L7/085(20060101);H03L7/081(20060101);H03K5/15(20060101)

优先权：["20171013 US 15/784,022"]

专利状态码：有效-授权

法律状态：2023.08.25#授权;2020.09.25#实质审查的生效;2020.05.15#公开

摘要：一个示例数字时间转换器DTC102包括：延迟链电路301，具有顺序耦合的多个延迟单元302，延迟链电路包括用于接收第一时钟信号的第一输入Fref和用于接收第二时钟信号的第二输入FDCO；以及DEM控制器310，被耦合至延迟链电路以分别向多个延迟单元提供多个控制信号。

主权项：1.一种数字时间转换器DTC，包括：延迟链电路，具有顺序耦合的多个延迟单元，所述延迟链电路包括：用于接收第一时钟信号的第一输入和用于接收第二时钟信号的第二输入；以及动态元件匹配DEM控制器，被耦合至所述延迟链电路，以分别向所述多个延迟单元提供多个控制信号。

全文数据：

权利要求：

百度查询： 赛灵思公司 双路径数字时间转换器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD