申请/专利权人：AMS有限公司

申请日：2016-11-18

公开（公告）日：2020-05-15

公开（公告）号：CN108351658B

主分类号：G05F1/46(20060101)

分类号：G05F1/46(20060101)

优先权：["20151215 EP 15200060.0"]

专利状态码：有效-授权

法律状态：2020.05.15#授权;2018.08.24#实质审查的生效;2018.07.31#公开

摘要：电平移位调节器电路包括电平移位晶体管Mls和被串联布置到输出路径OP中的电平移位晶体管Mls的输出晶体管Mreg。电路包括被布置在输出路径OP的输入节点IN和输出晶体管Mreg的栅极连接端之间的反馈路径FP。电流分流器CS被提供用来将耦合到输入节点IN的电流源ISO的电流分流以减少回路增益。电流镜CM被串联布置到电流分流器CS以减少由电流分流器CS提供给输出晶体管Mreg的栅极连接端的信号电流，以进一步减少增益和提高电路的稳定性。第一滤波器和第二滤波器F1、F2可以被选择性地提供以改善相位响应。

主权项：1.一种电平移位调节器电路，包括：-端子V1，其用来施加电源电位Vdd，-电流源IS0，其用来提供恒流，-电平移位晶体管Mls，其被连接到所述电流源IS0，-输出晶体管Mreg，其被串联布置到所述电平移位晶体管Mls，-电流分流器CS，其将所述电流源IS0的电流分流，其中所述电流分流器CS被连接到所述输出晶体管Mreg的栅极连接端，-电流镜CM，其被串联布置到所述电流分流器CS，其中所述电流镜CM被耦合到所述输出晶体管Mreg的栅极连接端,-端子V2，其施加接地电位GND，-输入节点IN，其施加由所述电流源IS0提供的电流，-另一电流源IS1，其被布置在所述输出晶体管Mreg的栅极连接端和施加所述接地电位GND的端子V2之间，-其中所述电流分流器CS包括第一晶体管Mfold和第二晶体管Mfold_2，其中所述电流分流器的第一晶体管和第二晶体管Mfold、Mfold_2在它们相应的源极端和在它们相应的栅极端处被连接在一起，-其中所述电流分流器的第一晶体管和第二晶体管Mfold、Mfold_2的相应的源极端被连接到所述输入节点IN,-其中所述电流分流器CS包括两个并联连接的电流路径P1、P2，-其中所述电流分流器的第一晶体管Mfold被布置在所述输入节点IN和所述另一电流源IS1之间的两个并联电流路径的第一个电流路径P1中，-其中所述电流分流器的第二晶体管Mfold_2被布置在所述输入节点IN和施加所述接地电位GND的端子V2之间的两个并联电流路径的第二个电流路径P2中。

全文数据：电平移位调节器电路技术领域[0001]公开了一种基于反馈配置中的电平移位调节器电路。背景技术[0002]目前，连续时间电压调节器十分流行。从以其优越的效率性能而被采用的DCDC转换器开始，它们为负载电路提供了无波纹电源。这意味着像精确度和PSRR的参数是该块以及低功耗的关键特性。连续时间调节器可以根据以下不同的需求被实现:源source能力或吸收sink能力通常不是两种）、参考GND或电源的经调节电压、经调节电压和电源或地面之间可能的低电压降。[0003]在具有某些动态范围限制的可能实现中，所谓的无电容方法很流行。它基于电平移位并采用局部反馈来降低输出阻抗和改善负载调节性能。驱动负载的低阻抗节点是这类解决方案的主要特征。以这种方式，输出极点可以被认为是非主导的，使得不需要负载电容器。如果内部芯片参考采用所需的经调节电压，则这给出了显著的优势，节省外部稳定化电容器所在的一个引脚。电容器的电容通常是大约数百nF，这太大而不能被集成。[0004]希望提供一种具有仅小面积消耗并提供高稳定性的电平移位调节器电路。发明内容[0005]根据具有提高稳定性的电平移位调节器电路的实施例，该电路包括施加电源电位的端子和提供恒流的电流源。该电路还包括被连接到电流源的电平移位晶体管和被串联布置到电平移位晶体管的输出晶体管。该电路还包括将电流源的电流分流的电流分流器，其中电流分流器被连接到输出晶体管的栅极连接端。该电路还包括被串联布置到电流分流器的电流镜，其中电流镜被耦合到输出晶体管的栅极连接端。[0006]权利要求中规定了电平移位调节器电路的其它实施例。[0007]电平移位晶体管和输出晶体管可以被布置在输出电流路径中。电路在电平移位晶体管的源极连接端和输出晶体管的漏极连接端之间的输出端处提供输出电压。提供电流源以将电流提供到输出电流路径的输入节点。电流分流器可以包括被布置在两个并联路径中的第一晶体管和第二晶体管。两个并联路径被连接在输出电流路径的输入节点和施加接地电位的端子之间。[0008]电流分流器将从并联路径中的第一个路径和并联路径中的第二个路径之间的电流源到达电流分流器的电流分流。并联路径中的第一个路径可以包括电流分流器的第一晶体管，且电流路径中的第二个路径可以包括电流分流器的第二晶体管。通过电流分流器的第一晶体管和第二晶体管根据它们的几何比来分流到达电流分流器的电流。[0009]电流分流器的第一晶体管的漏极连接端被连接到输出晶体管的栅极连接端以提供闭合反馈回路。这意味着，如果电流分流器的第二晶体管将被放电到地面，则只有由电流分流器的第一晶体管提供的电流到达输出晶体管的栅极连接端。这导致电路的增益减少。因此，电路的稳定性增加且布置在输出晶体管的栅极连接端和输出晶体管的输出端漏极连接端之间的补偿电容的电容可能减小。[0010]电流镜可以被布置在并联电流路径的第二个电流路径中。电流镜可以包括在共同的栅极连接端处相互连接的第一晶体管和第二晶体管。电流分流器的第二晶体管的漏极连接端被连接到电流镜的第一晶体管和第二晶体管的共同的栅极端。电流镜被配置为将电流提供到输出晶体管的栅极连接端，其中所述电流具有与由电流分流器的第一晶体管提供到输出晶体管的栅极连接端的信号电流相反的符号。[0011]因此，从电流分流器的第一晶体管提供的电流中减去由电流镜提供的电流。这意味着获得进一步的增益减少，且最后，这种进一步的增益减少引起电路更好的稳定性。[0012]根据电平移位调节器电路的另一实施例，第一滤波器可以被添加到电流镜中。第一滤波器可以被配置为RC-滤波器。并联路径的第二个路径中的第一滤波器的添加防止了从RC时间常数截止频率开始的增益减少。第一滤波器能够生成电平移位调节器电路的传递函数中的零点以改善其相位响应。[0013]根据电平移位调节器电路的另一改善的实施例，无论第一个滤波器是否应用于电路，第二滤波器都可以被添加到电流分流器。第二滤波器可以被配置为RC-滤波器。第二滤波器的增加旁路电流分流器，以使输入电流无衰减地到达主导极点。从改善结构的相位响应的第二滤波器的时间常数开始，第二滤波器能够生成电平移位调节器的传递函数中的零点。[0014]从回路增益分析开始，插入到电平移位调节器电路的反馈回路中的两个附加块允许减少回路的回路增益，该回路包括输出晶体管、电平移位晶体管以及电流分流器的第一晶体管。所提出的电路设计显著提高了结构的稳定性。使用可选的第一滤波器和第二滤波器以旁路高频率处的电流分流器和电流镜的动作，允许生成传递函数中的零点。这有利地提供了更大的相位裕度，其增强了结构的稳定性并能够给设计者留下更大的自由度以用于更鲁棒的解决方案，除非消耗更多的电流。所提出的两种解决方案，即一方面作为第一解决方案的电流分流器和电流镜和另一方面旁路电流镜和电流分流器的滤波器，可以被单独或一起实施。[0015]在电平移位调节器电路中使用的电流分流器和电流镜允许减少回路跨导，同时保持输出晶体管跨导的相同值。这给定了期望的自由度以从GBW增益和带宽零点dB交叉点的乘积）中分离第二极点，使得可以获得相同的相位裕度和布置在输出晶体管的栅极连接端和电平移位调节器电路的输出端之间的补偿电容器的更小尺寸。此外，作为进一步的可选步骤，为了超过给定频率部分地和或完全地旁路电流分流器和电流镜的动作，某些相当小的RC组的插入提供了电路的传递函数中的某些对零点-极点对）以有利地生成正相移位，以在相当宽的频率范围内改善回路传递函数。附图说明[0016]图1示出了电平移位调节器电路的简单设计的实施例。[0017]图2示出了基于反馈的电平移位调节器电路的实施例。[0018]图3示出了具有源能力和吸收能力的基于反馈的电平移位调节器电路的实施例。[0019]图4A示出了包括用于稳定性提高的电流分流器的基于反馈的电平移位调节器电路的实施例。[0020]图4B示出了包括用于进一步提高稳定性的电流镜的基于反馈的电平移位调节器电路的实施例。[0021]图4C示出了包括提供大相位裕度以进一步增强电路稳定性的滤波器的基于反馈的电平移位调节器电路的实施例。[0022]图5图示了在电平移位调节器电路的设计中插入电流分流器和电流镜之后回路增益的变化。[0023]图6图示了在电平移位调节器电路的设计中插入滤波器之后相位响应的变化。[0024]图7图示了在电平移位调节器电路的设计中插入滤波器之后回路增益的变化。[0025]图8示出了基于反馈的电平移位调节器电路的实施例，该基于反馈的电平移位调节器电路基于图3中图示的基于反馈的电平移位调节器电路的结构来使用电流分流器、电流镜以及滤波器。具体实施方式[0026]现在将在下文中参照示出电平移位调节器电路的不同实施例的附图来更详细地描述所提出的电平移位调节器电路。然而，电平移位调节器电路可以以许多不同的形式表现并且不应该被解释为限制于本文所述的实施例;相反，这些实施例被提供为使得本公开将电平移位调节器电路的范围完全传达给本领域技术人员。附图不一定按比例绘制，但被配置为清楚地图示电平移位调节器电路的结构。[0027]图1示出了用于电压调节的基于电平移位的解决方案。电路包括可以被配置为晶体管的电平移位元件Mls。晶体管Mls经由提供电流Ib的恒流源IS被耦合到接地电位GND。电平移位器包括参考端V0以施加参考电压Vref。二极管Mdumm连接到参考端V0。电平移位晶体管Mls经由提供电流Ib的恒流源IS’被连接到二极管Mdumm。在电路的输出端0处生成输出电压Vreg。[0028]图1中示出的概念性解决方案非常简单。与电平移位器Mis匹配的二极管Mdumm移位名义上相等下降的参考电压Vref，使得输出电压Vreg等于输入参考电压Vref。图1的电平移位器具有几个缺点。电平移位晶体管Mis和虚拟二极管Mdumm的下降仅在给定负载电流的情况下匹配。明显地，负载调节效果不好且这通常是不可接受的。[0029]图2示出了基于反馈的电平移位调节器电路的实施例。该电路包括电平移位元件Mis和电流发生器Mreg。电平移位元件和电流发生器都可以被表现为相应的晶体管，例如被表现为电平移位晶体管Mis和输出晶体管Mreg。该电路包括参考端V0以将参考电压Vref施加到电平移位晶体管Mls的栅极连接端。电平移位晶体管Mls和输出晶体管Mreg被串联连接在输出路径的输入节点IN与接地电位GND之间的输出路径0P中。补偿电容器Cc被布置在输出晶体管Mreg的栅极连接端和输出端〇之间。该电路包括恒流源IS0以将恒流Ia+Ib提供到输入节点IN。[0030]电平移位调节器电路包括反馈回路，该反馈回路包括在其具有偏压vbias的栅极端处被偏置的折叠式晶体管Mfold。折叠式晶体管Mfold的漏极连接端被连接到输出晶体管Mreg的栅极连接端。折叠式晶体管Mfold的漏极连接端经由恒流源IS1被连接到接地电位GND〇[0031]—旦晶体管Mis电平移位元件）中的感测信号电流被折叠式晶体管Mfold收集并被驱动到具有吸收能力的电流发生器Mreg的栅极连接端，就闭合回路。该结构作为电流接收器sinker来工作。电平移位晶体管Mis的栅极连接端被参考电压Vref偏置。仅为了简单起见，用于Vref电平移位的虚拟二极管Mdumm在附图中被省略。如果在输出端〇处偶然出现电流变化，则穿过电平移位晶体管Mls的电流将趋于改变，且流过折叠式晶体管Mfo1d的电流也存在变化。在折叠式晶体管Mfold的电流路径中的电流变化改变了输出晶体管Mreg的栅极处的电压。输出晶体管Mreg改变了电流，以便抵消穿过电平移位晶体管Mls的电流。因此，晶体管Mls将或多或少地被迫总是驱动相同的电流。反馈回路工作以保持被恒流la偏置的电平移位晶体管Mis。[0032]电平移位元件Mis具有固定的偏流Ia，且负载电流由电流发生器Mreg跟踪，电流发生器Mreg的栅极电压由反馈回路调节。电路结构的输出阻抗通过回路增益和极好的负载调节效果而减少。值得注意的是，虽然开环电平移位具有一个驱动能力方向，但闭环解决方案提供了一个相反的驱动能力方向。[0033]图3示出了具有源能力和吸收能力的基于反馈的电平移位调节器电路的实施例。开环的第二电平移位晶体管Mls_2与经调节的电平移位晶体管Mis并联放置以使电流驱动能力对称。然而产生的负载调节保持与负载电流符号不对称，因为增加的电平移位的输出阻抗没有通过回路增益进行校正。增加第二电平移位晶体管Mls_2其漏极在Vdd处并不被电流发生器约束理论上允许无限制的源能力。该器件中的偏流取决于la、电平移位晶体管Mis中的电流、以及两个晶体管的纵横比关系。[0034]根据图1至3所示的电路设计，目前主要关注的是利用电容器自举来快速产生负载变化响应。输出处的尖峰与内部电流发生器很方便地耦合，使得它们的电流在尖峰本身的持续时间内相应地增加。当保证尖峰下降时，随后产生静态低功耗。[0035]无论如何，这种技术不能解决在大负载电容器存在的情况下，使器件的稳定性十分关键的常见问题。[0036]尽管这种解决方案潜在地免于振荡的可能性，但是因为在图3的电路实施例中有三个极点，但是折叠式晶体管Mfold的源极处的极点与输出晶体管Mreg的栅极处的主导极点相比处于非常大的频率，不幸的是，对于所有负载条件（电流和电容而言，输出节点处的GBW和第二极点不能被方便地分离，因此通常只有几度的相位裕度是可能的。即使在闭合反馈回路中某些瞬态振铃是可以接受的，但主要关注的是PSRR和噪声。传递函数中出现了巨大的峰值，使得连续时间调节器的滤波能力对于特定的负载条件而丧失，使情况几乎不可接受。下文中简要讨论这个问题的来源。[0037]稳定性意味着遵循非常粗略的策略来保持器件跨导足够小，除非有大的补偿电容插入。这里不能利用的特征是与输出晶体管Mreg的栅极对应的内部节点处的主导极点。[0038]参考图2所示的实施例，从输出晶体管Mreg的经调节栅极开始回路增益分析，其跨导gmout产生信号电流。该电流被完全驱动到电平移位晶体管Mis中并被折叠式元件Mfold收集以返回到输出晶体管Mreg的经调节栅极。以这种方式，跨导gmout专门确定整个回路跨导，并且没有自由度留给设计者用来更改。一旦采用米勒补偿，这方面变得更加麻烦。因为输出不能是主导极点，所以通常是这种情况。在适度地高负载处，输出晶体管Mreg的跨导gmout远大于电平移位器Mis的跨导，因此其导致了用于GBW的gmoutCc和作为第二极点的gmoutCload。这意味着稳定性必须主要用于形成非常大的补偿电容器并依靠较差的相位裕度。[0039]然而，在实际实现中，与电容帽串联的零-调零zero-nulling电阻器有帮助，但必须小心处理，因为在大负载电流和轻负载电容的情况下其会引起不稳定。[0040]图4A示出了包括用于稳定性提高的电流分流器的基于反馈的电平移位调节器电路的实施例。该电路包括输出电流路径0P，该输出电流路径0P包括在输入节点IN和接地端GND之间的输出电流路径0P中串联连接的输出晶体管Mreg和电平移位晶体管Mis。电平移位晶体管的栅极连接端被参考电压Vref偏置。仅为了简单起见，用于Vref电平移位的虚拟二极管Mdumm在附图中被省略。电流源ISO生成施加到输出电流路径的输入节点IN的恒流Ia+lb。输出电压Vreg在电平移位晶体管Mis的源极连接端和输出晶体管Mreg的漏极连接端之间布置的输出端〇处生成。补偿电容器Cc被布置在输出晶体管Mreg的栅极连接端和输出端〇之间。[0041]与图2所示的基于反馈的电平移位调节器电路的实施例对比，图4A的电路包括电流分流器CS，该电流分流器CS包括两个并联的路径P1和P2,路径P1和P2被并联布置在输入节点IN和接地端GND之间。电流分流器CS包括第一（折叠式）晶体管Mfold和第二晶体管Mf〇1d_2。包括电流分流器的第二晶体管Mf〇1d_2的第二电流路径P2被连接在输入节点IN和接地端GND之间。[0042]第一晶体管Mfold被布置在两个并联路径的第一个路径P1中。第一晶体管Mfold的漏极连接端经由恒流源IS1耦合以将恒流lb提供到接地电位GND。例如，电流分流器的第一晶体管Mfold的漏极连接端直接连接到输出晶体管Mreg的栅极连接端。电流路径对应于反馈路径FP，电流路径包括其漏极连接端连接到输出晶体管Mreg的栅极连接端的电流分流器CS的第一晶体管Mf〇1d和电平移位晶体管Mls。[0043]由电流源ISO提供的部分电流la使电平移位晶体管Mis偏置。根据图4A的电平移位调节器电路的实施例，分离路径建立在折叠式晶体管Mfold处。晶体管Mfold和MfolcL2充当电流分流器，因为它们共享栅极和源极连接端。与电流分流器的第一晶体管Mfold匹配的电流分流器的第二晶体管Mfold_2被插入以引导某些信号电流远离第一路径P1，即反馈路径FP。当电流到达晶体管Mf〇1d和Mf〇1d_2的共同的源极连接端时，其根据两个晶体管Mf〇1d和Mfold_2的几何比被分开。假设N是两个器件Mfold和Mfold_2的纵横比之间的比率，则信号电流减少N+1次。[0044]回路增益建立在穿过输出晶体管Mreg生成的电流上，通过电平移位晶体管Mis，然后在其到达输出晶体管Mreg的栅极连接端之前，穿过电流分流器的第一晶体管Mfold被折叠。穿过电流分流器的第二晶体管Mfold_2的电流不是被驱动到输出晶体管Mreg的栅极连接端，而是被接收到接地端GND。两个并联路径中的仅一个路径P1被布置为到达主导极点，另一个将电流放电到电源导轨或回路外的低阻抗节点内。这使总的回路跨导净减少netreduction〇[0045]与图2的电平移位调节器电路的实施例相比，折叠式元件Mfold处的路径被分成两个并联的路径，其中两个路径中的一个路径P2被放电到低阻抗节点，使得在输出晶体管Mreg的栅极连接端处出现信号电流的发射，并因此获得回路增益的减少。结果，其导致更低的增益，该更低的增益容易通过远小于图2的补偿电容器Cc的补偿电容器Cc进行补偿。图4A中所示的电路允许利用比图2中所示的电平移位调节器电路的补偿电容器Cc更小的补偿电容器Cc来实现稳定性。获得净增益衰减以使稳定性容易实现。[0046]根据电平移位调节器电路的另一实施例，建议注入到包括电流分流器CS的第二晶体管Mfold_2的第二并联路径P2中的信号电流不被放电到电压源中，而是首先被反相，然后注入到主导极点。以这种方式，由电流分流器的第一晶体管Mfold提供的信号电流和从电流镜施加到输出晶体管Mreg的栅极连接端的信号电流倾向于彼此相减以获得进一步的增益减小。[0047]图4B示出了电平移位调节器的可能的电路布置，电平移位调节器包括施加电源电位Vdd的端子VI和提供丨旦流Ia+Ib的电流源ISO。该电路还包括连接到电流源ISO的电平移位晶体管Mls和串联布置到电平移位晶体管Mls的输出晶体管Mreg。该电路包括提供输出信号Vreg的输出节点0,布置在电平移位晶体管Mis和输出晶体管Mreg之间。该电路还包括电流分流器CS以将电流源ISO的电流分流。电流分流器CS被连接到输出晶体管Mreg的栅极连接端。该电路还包括被串联布置到电流分流器CS的电流镜CM。电流镜CM被布置在并联路径的第二路径P2中，并被耦合到输出晶体管Mreg的栅极连接端。[0048]电平移位调节器电路包括施加接地电位GND的端子V2和施加由电流源ISO提供的电流的输入节点IN。该电路还包括输出路径0P，输出路径0P包括电平移位晶体管Mis和输出晶体管Mreg。电平移位晶体管的栅极连接端被参考电压Vref偏置。输出路径0P被布置在输入节点IN和端子V2之间。[0049]该电路还包括反馈路径FP，反馈路径FP包括电流分流器CS和电流镜CM。反馈路径FP被布置在输入节点IN和输出晶体管Mreg的栅极连接端之间。电平移位调节器电路还包括被布置在输出晶体管Mreg的栅极连接端和端子V2之间的电流源IS1，以提供恒流Ic。[0050]电流分流器CS包括第一折叠式晶体管Mfold和第二折叠式晶体管MfolcL2。第一和第二折叠式晶体管Mf〇ld、Mf〇ld_2在它们相应的源极端和在它们相应的栅极端处被连接在一起。第一和第二折叠式）晶体管的相应的源极端被连接到输入节点IN。电流分流器CS包括两个并联连接的电流路径P1、P2。电流分流器的第一折叠式晶体管Mfold被布置在两个并联电流路径的第一电流路径P1中，第一电流路径P1在输入节点IN和电流源IS1之间。电流分流器的第二折叠式晶体管Mfold_2被布置在两个并联路径的第二路径P2中，第二路径P2被连接在输入节点IN和参考端V2之间。电流分流器CS的第一（折叠式）晶体管Mfold的漏极连接端被连接到输出晶体管Mreg的栅极连接端。[0051]电流镜CM包括在它们相应的栅极连接端处被耦合在一起的第一晶体管MT1和第二晶体管MT2。电流分流器的第二折叠式晶体管Mfold_2的漏极连接端被连接到电流镜的第一晶体管和第二晶体管MT1、MT2的栅极端。电流镜的第二晶体管MT2的漏极连接端直接连接到电流镜的第二晶体管MT2的栅极连接端。电流镜CM的第一晶体管MT1的漏极连接端被连接到输出晶体管Mreg的栅极连接端^电流镜CM的第一晶体管和第二晶体管MT1、MT2的相应的源极连接端被连接到端子V2。[0052]并联到电流镜CM的附加电流发生器IS1对于避免优于整体的正反馈回路并将唯一的偏置提供给结构是必要的。与图4A中所示的电平移位调节器电路相比，由路径P2中的电流分流器CS的第二晶体管Mfold_2引导的电流不会被放电到低阻抗源。然而，其电流是镜像的，且被替代地用来消除或减少注入结构的主导极点中的信号电流，以进一步减少回路增益。由电流镜CM提供到输出晶体管Mreg的栅极连接端的电流被用于消除由结构的主导极点处的晶体管Mfold提供的部分信号电流，以进一步减少回路增益。[0053]为此目的，电流镜CM相对于由晶体管Mfold提供的信号电流在晶体管Mfold的漏极处注入具有不同符号的电流，使得由电流镜提供的电流从由电流分流器的晶体管Mfold提供的信号电流中减去。以这种方式，总的级跨导被进一步减小并且更小的补偿电容器Cc足以提供稳定性。[0054]晶体管Mfold中的偏流将通过IV1-KN给定，而在晶体管Mfold_2中的偏流为N*lb1-KN，其中K指定电流镜CM的镜比率且N指定电流分流器CS的分流器比率。考虑到所有这些，存在信号减少是可能的两个极点。以这种方式，总的极跨导非常小。很容易显示所述级的净跨导是gmout*1-KNN+1。[0055]根据电平移位调节器电路的另一实施例，可以修改插入部分（即电流分流器CS和所述镜CM以形成增益对频率。这意味着在电路的传递函数中插入零点以改善相位响应。[0056]图4C示出基于图4B中所示的电路并另外包括第一滤波器F1和第二滤波器F2的电平移位调节器电路的另一实施例。第一滤波器F1被耦合到电流镜CM以旁路电流镜。第二滤波器F2被耦合到电流分流器CS以旁路电流分流器。第一滤波器和第二滤波器F1、F2中的每个可以被配置为RC-滤波器。[0057]第一滤波器F1可以包括电阻器R1和电容器C1。第一滤波器的电阻器R1被布置在电流镜的第一晶体管MT1的栅极连接端和电流镜的第二晶体管MT2的栅极连接端之间的路径中。第一滤波器的电容器C1被布置在电流镜的第一晶体管MT1的栅极连接端和参考端V2之间。[0058]第二滤波器包括电阻器R2和电容器C2。第二滤波器的电阻器R2被布置在电流分流器的第一晶体管和第二晶体管Mf〇ld、Mf〇ld_2、MT2的相应的源极连接端和输入节点IN之间的电流路径中。第二滤波器F2的电容器C2被布置在输入节点IN和输出晶体管Mreg的栅极连接端之间。[0059]如果重点针对两个有关的元件，即折叠式晶体管Mfold和级联镜CM，我们看到低阻抗处的一个节点（折叠式晶体管Mfold的源极和高阻抗处的一个节点镜发生器的栅极的驱动。这分别适用于一个高频场景和一个低频场景。[0060]一旦RC组被添加到电流镜中，输出晶体管Mreg的栅极连接端处的信号消除减少消失，且回路增益在高于相应截止频率的频率处提高。还考虑到此电容与米勒电容器不同，其可以接地端接或者供电端接，因为可以采用M0SFET而不是聚酯帽，所以节省了面积。[0061]如果我们想要改善相位裕度，增益增加预计会抵消相位改善，但作为最终结果，这种取舍是值得的:对于RC滤波器截止频率周围的大范围的可能GBW值，观察到重要的稳定性提高。负载电流中的变化在很大的频率范围内改变GBW，使得可以评估所提出的电路设计有效的范围。[0062]另一方面，在折叠式元件Mfold处执行的相似布置旨在提供高频范围内的相似实现。电阻器R2串联插入到折叠式元件Mfold和其虚拟的Mfold_2,而电容器C2旁路该部分直接注入主导极点中。显著地，作为由电容器轻载的折叠式极点，使用大电阻器对稳定性没有不利。以这种方式，本文可以使用小电容。以这种方式，在高频处丧失由于虚拟晶体管Mfold_2引起的衰减，并在波德图中获得另一个零点。第二滤波器F2对电流分流器的补偿有效的频率范围通常与电流镜CM处的RC乘积有效的一个频率范围不重叠。以这种方式，部件没有相互作用是可能的。[0063]输出晶体管Mreg扮演保证了结构要求的吸收能力的下拉晶体管的角色。电平移位晶体管Mis被可以被显示等于Ia-Ib*l+NVl-KN的固定电流偏置。电平移位晶体管的栅极到源极电压相对于负载电流没有变化，使得输出端〇处的经调节电压Vreg被固定在Vref-Vgs—Mls〇[0064]回路电流在低频处被电流分流器的第一晶体管和第二晶体管Mfold、MfolcL2根据它们的几何尺寸比N来分流。只有穿过晶体管Mfold的电流同相地达到输出晶体管Mreg的栅极连接端处的主导极点。相反，一旦NM0S镜像N:K次，穿过晶体管Mfold_2的电流将倾向于与由晶体管Mfold注入的电流相反。以这种方式，随后进一步减少增益。[0065]如果频率增加到相关时间常数以上，则在N:K电流镜CM处电阻器R1和电容器C1的前述RC组的插入使其贡献消失。这使在输出晶体管Mreg的栅极连接端处的电流信号更强，使得生成电路的传递函数中的零点。[0066]以类似的方式，通过由电阻器R2和电容器C2的RC组实现的第二滤波器F2来旁路电流分流器CS，使得在电流分流器处没有信号丢失。以这种方式，生成回路传递函数中的另一零点。[0067]为了总结图4A至4C中所示的不同设计步骤，在图4A所示的第一步骤中，图2中所示的折叠式元件Mfold处的路径被分成两个并联路径P1、P2,其中路径P2被放电到低阻抗节点以降低回路增益，从而提高结构稳定性。[0068]根据图4B中所示的第二步骤，修改设计，因为路径P2没有被放电到低阻抗源极:其镜像电流被替代地用于消除减小由晶体管Mfold提供并注入到结构的主导极点中的信号电流以进一步减少回路增益。[0069]根据图4C中所示的另一步骤，在第二路径P2中添加RC网络防止从RC时间常数截止频率开始的增益减少。以这种方式，生成电路的传递函数中的零点以改善相位响应。独立于提供或不提供第一RC滤波器F1，可以增加第二RC滤波器F2，使得其旁路分流器元件CS以使输入电流在没有衰减的情况下到达主导极点。这从第二RC滤波器F2的时间常数开始提供传递函数中的零点，该零点改善了结构的相位响应。如果用电平移位元件取代折叠式元件Mfold，则可以应用相同的解决方案。折叠式元件源极可以取代高阻抗节点。[0070]图4B和4C中所示的电平移位调节器电路的实施例包括提供电流Ia+Ib的电流源IS0，且还包括布置在输出晶体管Mreg的栅极连接端和端子V2之间的电流源IS1，以提供恒流Icda是偏置电平移位晶体管Mis的部分电流。电流镜比率K和分流比率N和电流Ic必须以这样的方式设置，使得穿过晶体管Mfold和Mfold_2的电流之和等于电流部分Ib，以类似于图4A所示的实施例中仍然使电流部分la穿过电平移位晶体管Mis。[0071]两个块（即电流分流器CS和电流镜CM的共同作用确保了低频率更小的增益，以提高回路稳定性。这解决了影响图1至3中所示的电平移位调节器电路的问题，其中没有自由度来分离输出晶体管Mreg的跨导，要求输出晶体管Mreg的跨导很大以在高频处从总的回路跨导中带来第二极点，为了更好的相位裕度，期望总的回路跨导便利地更小。同时，两个滤波器F1和F2的存在增加了回路传递函数中的零点。结果，相关的正相移位改善了回路相位裕度。[0072]图4A至4C中呈现的电平移位调节器电路的实施例集中在电压调节器上，其中调节电压是具有吸收能力的参考GND并且不提供负载电容器。然而，大部分所提出的解决方案可以很容易扩展到具有源极驱动能力和或提供参考供电参考的其他拓扑结构。[0073]图5图示了在图4B所示的电平移位调节器电路的设计中插入电流分流器CS和电流镜CM之后回路增益的变化。该图图示了图4b的电平移位器如何布置能够减小总的回路增益。曲线K1来自图2所示的电路，而曲线K2来自如图4B所示修改的电路。另外显而易见的是，输出极点如何保持不变使得获得GBW和第二极点之间更高的分离。[0074]图6图示了在图4C中所示的电平移位调节器电路的设计中插入滤波器F1和F2之后相位响应的变化。在电流镜CM处的滤波器F1负责低频范围内的大相移。如图6的示意图所示，曲线从曲线PK1移动到曲线PK2，同时折叠式元件Mfold处的滤波器F2在更高的频率范围内产生相同的效果。如图6所示，相位响应从曲线PK2变化到曲线PK3。[0075]图7图示了在图4C所示的电平移位调节器电路的设计中插入滤波器F1和F2之后回路增益的变化。回路增益在添加滤波器F1和F2之后增加。曲线GK1图示了用于不具有滤波器的图4B中所示的电平移位器的实施例的回路增益。曲线GK2在电流镜CM处插入滤波器F1之后获得，而曲线GK3示出了在折叠式元件Mfold处插入滤波器F2之后如何修改曲线GK2。[0076]图8示出了电平移位调节器电路的实施例，其中本发明的概念被应用于图3所示的电路结构。根据图3的电路设计，图3所示的并联器件Mls_2已被插入用于更好的驱动能力，而且它将信号电流分流并降低了回路增益。[0077]与图3所示的电平移位调节器电路相比，图8所示的改善电路己经通过添加电流镜CM和被配置为RC组的滤波器F而被修改。然而，这种方法不如图4C所示的电路有效。由于其负责负载电容器截止，所以不希望插入用于前馈补偿的串联电阻。此外，与其电流始终受电流发生器IS0限制的折叠式元件不同，附加的电平移位晶体管Mls_2的瞬态电流可能变化很大。主导极点将受到大信号瞬态影响，大信号瞬态的后果必须仔细研究用于安全应用。电平移位晶体管Mls不是放置RC滤波器F的最佳位置的原因是电阻器R的电阻应该很小以被大电流穿过。所以电容器C的电容应该很大且会浪费很多面积。[0078]这意味着图8所示的这种解决方案仍然可以被认为是实现类似目标的方法（即使它己经被设想用于其他目的，即获得对称的电流驱动能力，且稳定性提高看起来只是附带益处），但它不如图4C所示的概念有效和灵活。此外，不考虑其镜像电流可用于信号消除以获得进一步的GBW减少。[0079]附图标记列表[0080]VI施加供电电位的端子[0081]V2施加接地电位的端子[0082]IS0、IS1电流源[0083]頂输入节点[0084]0P输出路径[0085]Mis电平移位晶体管[0086]Mreg输出晶体管[0087]Vreg输出电压[0088]0输出端[0089]Mfold电流分流器的第一折叠式晶体管[0090]Mfold_2电流分流器的第二晶体管[0091]CS电流分流器[0092]CM电流镜[0093]Cc补偿电容器[0094]MT电流镜的晶体管[0095]F滤波器[0096]FP反馈路径

权利要求：1.一种电平移位调节器电路，包括：-端子VI，其用来施加电源电位vdd，-电流源ISO，其用来提供恒流，-电平移位晶体管Mis，其被连接到所述电流源IS〇，-输出晶体管Mreg，其被串联布置到所述电平移位晶体管Mls，-电流分流器CS，其将所述电流源（ISO的电流分流，其中所述电流分流器CS被连接到所述输出晶体管Mreg的栅极连接端，-电流镜CM，其被串联布置到所述电流分流器cs，其中所述电流镜CM被耦合到所述输出晶体管Mreg的栅极连接端。2.根据权利要求丨所述的电平移位调节器电路，包括：-端子V2，其施加接地电位GND，-输入节点（IN，其施加由所述电流源IS0提供的电流，-输出路径0P，其包括所述电平移位晶体管Mls和所述输出晶体管Mreg，其中所述输出路径0P被布置在所述输入节点（IN和施加所述接地电位GND的端子V2之间，-反馈路径FP，其包括所述电流分流器CS和所述电流镜CM，其中所述反馈路径FP被布置在所述输入节点（IN和所述输出晶体管Mreg的栅极连接端之间。3.根据权利要求2所述的电平移位调节器电路，包括：另一电流源（IS1，其被布置在所述输出晶体管Mreg的栅极连接端和施加所述接地电位GND的端子V2之间。4.根据权利要求2或3所述的电平移位调节器电路，_输出端子⑼，其用来提供输出信号Vreg，被布置在所述电平移位晶体管Mis和所述输出晶体管Mreg之间，-补偿电容器Cc，其被布置在所述输出晶体管Mreg的栅极连接端和所述电平移位调节器电路的输出端⑼之间。5.根据权利要求2到4所述的电平移位调节器电路，、-其中所述电流分流器CS包括弟一晶体管Mf〇ld和第二晶体管Mfold_2，其中所述电流分流器的第一晶体管和第二晶体管Mf〇ld、Mf〇lcL2在它们相应的源极端和在它们相应的栅极端处被连接在一起，-其中所述电流分流器的第一晶体管和第二晶体管Mfold、MfolcL2的相应的源极端被连接到所述输入节点（IN。6.根据权利要求5所述的电平移位调节器电路，-其中所述电流分流器CS包括两个并联连接的电流路径pi、p2，-其中所述电流分流器的第一晶体管Mfold被布置在所述输入节点（IN和所述电流源ISO之间的两个并联电流路径的第一个电流路径P1中，-其中所述电流分流器的第二晶体管Mfold_2被布置在所述输入节点（IN和施加所述接地电位GND的端子V2之间的两个并联电流路径的第二个电流路径P2中。7.根据权利要求5或6所述的电平移位调节器电路，其中所述电流分流器的第一晶体管Mfold的漏极连接端被连接到所述输出晶体管Mreg的栅极连接端。8.根据权利要求5到7所述的电平移位调节器电路，-其中所述电流镜CM包括在它们相应的栅极连接端处被耦合在一起的第一MT1和第二晶体管MT2，-其中所述电流分流器的第二晶体管Mfoid—2的漏极连接端被连接到所述第一晶体管和第二晶体管MT1、MT2的栅极端，-其中所述电流镜的第二晶体管MT2的漏极连接端被直接连接到所述电流镜的第二晶体管MT2的栅极连接端。一9.根据权利要求8所述的电平移位调节器电路，其中所述电流镜的第一晶体管MT1的漏极连接端被连接到所述输出晶体管M的栅极连接端。10.根据权利要求8或9所述的电平移位调节器电路，其中所述电流镜的第一晶体管和第二晶体管MT1、MT2的相应的源极连接端被连接到施加所述接地电位GND的端子V2。11.根据权利要求1到10所述的电平移位调节器电路，包括：第一滤波器F1，其被耦合到所述电流镜CM以旁路所述电流镜。12.根据权利要求1到11所述的电平移位调节器电路，包括：第二滤波器F2，其被耦合到所述电流分流器CS以旁路所述电流分流器。13.根据权利要求12所述的电平移位调节器电路，其中所述第一滤波器和第二滤波器F1、F2中的每个被配置为RC-滤波器。14.根据权利要求11到13中任一项所述的电平移位调节器电路，-其中所述第一滤波器F1包括电阻器R1和电容器C1，-其中所述第一滤波器的电阻器R1被布置在所述电流镜的第一晶体管MH的栅极连接端和所述电流镜的第二晶体管MT2的栅极连接端之间，-其中所述第一滤波器的电容器C1被布置在所述电流镜的第一晶体管的栅极连接端和施加所述接地电位GND的端子V2之间。15.根据权利要求12到14中任一项所述的电平移位调节器电路，-其中所述第二滤波器F2包括电阻器R2和电容器C2，-其中所述第二滤波器的电阻器R2被布置在所述电流镜的第一晶体管和第二晶体管M_fold、MfolcL2的相应的源极连接端和所述输入节点（IN之间的电流路径中，-其中所述第二滤波器的电容器C2被布置在所述输入节点（IN和所述输出晶体管Mreg的栅极连接端之间。

百度查询： AMS有限公司 电平移位调节器电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD