申请/专利权人:广东高云半导体科技股份有限公司
申请日:2019-12-27
公开(公告)日:2020-05-19
公开(公告)号:CN111177990A
主分类号:G06F30/343(20200101)
分类号:G06F30/343(20200101);G06F30/327(20200101);G06F30/337(20200101)
优先权:
专利状态码:有效-授权
法律状态:2022.10.28#授权;2020.06.12#实质审查的生效;2020.05.19#公开
摘要:本发明公开了FPGA逻辑综合中逻辑优化的实现方法及装置、系统,包括:后端处理装置在读取综合后网表后判断综合后网表中的逻辑优化结果与后端需求是否匹配;若否,则生成逻辑优化导向信息以提供给前端逻辑综合装置;当获取到逻辑优化导向信息时,前端逻辑综合装置根据逻辑优化导向信息对综合后网表中的逻辑优化结果执行逻辑优化操作得到目标逻辑优化结果,并根据目标逻辑优化结果生成新的综合后网表,前端逻辑综合装置生成的综合后网表用于提供给后端处理装置。可见,实施本发明能够通过后端需求多次引导FPGA逻辑综合中的逻辑优化方向,不仅提高了逻辑优化控制方式的通用性以及优化效率,还提高了逻辑优化后的结果与后端需求的匹配度。
主权项:1.一种FPGA逻辑综合中逻辑优化的实现方法,其特征在于,所述方法包括:后端处理装置读取前端逻辑综合装置生成的综合后网表,并判断所述综合后网表中的逻辑优化结果与预先确定出的后端需求是否匹配;当判断出所述综合后网表中的逻辑优化结果与所述后端需求不匹配时,生成逻辑优化导向信息,所述逻辑优化导向信息用于提供给所述前端逻辑综合装置;当获取到所述后端处理装置生成的所述逻辑优化导向信息时,所述前端逻辑综合装置根据所述逻辑优化导向信息对所述综合后网表中的逻辑优化结果执行逻辑优化操作得到目标逻辑优化结果,并根据所述目标逻辑优化结果生成新的综合后网表;其中,所述前端逻辑综合装置生成的所述综合后网表用于提供给所述后端处理装置。
全文数据:
权利要求:
百度查询: 广东高云半导体科技股份有限公司 FPGA逻辑综合中逻辑优化的实现方法及装置、系统
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。