申请/专利权人：上海贝岭股份有限公司

申请日：2015-12-22

公开（公告）日：2020-05-22

公开（公告）号：CN106911251B

主分类号：H02M3/156(20060101)

分类号：H02M3/156(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.05.22#授权;2018.11.30#实质审查的生效;2017.06.30#公开

摘要：本发明公开了一种降压功率变换器，其包括一振荡器和一误差放大器，该降压功率变换器还包括一连续变频模块，该误差放大器通过该连续变频模块与该振荡器电连接；该误差放大器用于比较输出电压和参考电压后输出误差电压；该连续变频模块用于将该误差电压转换为数字信号，并通过该数字信号连续控制该振荡器的振荡频率。本发明提出的新型降压转换电路方案，使用连续变频方式实现了变换效率与输出纹波的良好折中，并且本发明电路架构的性能与工艺波动、温度以及电压等因素变化无关，使用范围广。

主权项：1.一种降压功率变换器，其包括一振荡器和一误差放大器，其特征在于，该降压功率变换器还包括一连续变频模块，该误差放大器通过该连续变频模块与该振荡器电连接；该误差放大器用于比较输出电压和参考电压后输出误差电压；该连续变频模块用于将该误差电压转换为数字信号，并通过该数字信号连续控制该振荡器的振荡频率；该连续变频模块用于在该误差电压小于一最小设定值的时间内输出低电平的该数字信号以控制该振荡器停振，在该误差电压大于一最大设定值的时间内输出高电平的该数字信号以控制该振荡器以一固定频率振荡，在该误差电压处于该最小设定值和该最大设定值间的时间内输出具有高低电平的该数字信号以控制该振荡器以一可变频率振荡；该连续变频模块包括一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一电阻、一电容和一反相器；该第一晶体管的栅极接收该误差电压、源极电连接该电阻的一端、漏极电连接该第二晶体管的漏极，该第二晶体管的栅极接收该振荡器的时钟信号、源极电连接电源，该电阻的另一端接地；该第三晶体管的栅极电连接该第二晶体管的漏极、源极电连接该电源、漏极电连接该反相器的输入端，该第四晶体管的栅极电连接一基准电压、源极接地、漏极电连接该反相器的输入端，该电容的一端电连接该电源、另一端电连接该第三晶体管的栅极，该反相器的输出端输出该数字信号。

全文数据：降压功率变换器技术领域[0001]本发明涉及一种芯片电源，特别是涉及一种高压输入、低压输出的高效率的降压功率变换器。背景技术[0002]DC-DC开关电源直流变换器是电子电路中不可缺少的一种电源变换器，利用电感与电容的储能特性，周期性的把输入电源能量传输到输出，而自身只消耗极小一部分功耗。一般来讲，DC-DC使用无源器件如电阻）作为反馈部件，通过设置不同的反馈系数维持输出电压稳定在目标值，通过检测电路检测输出电流来达到控制电流的目的。[0003]传统电流模DC-DC的基本结构如附图1所示，该电路包括开关管S1、续流管D1、电感器L、电容器CL、电阻RL、电流采样器Ai、PWM脉冲宽度调制）比较器C1以及误差放大器A2，在实际应用中上述各模块实现方案多种多样。[0004]为了在电路轻载时提高效率，一般情况下当DC-DC运行于轻载情况时，会进入PFMPSM脉冲频率调制脉冲跳跃模式）的状态，通过跳周期或突发控制模式burstmode等方法实现。PFM状态下，开关频率、电流纹波和变换效率之间存在折中关系，由于跳周期或突发控制模式都不能连续的改变开关频率，所以原理上就决定了传统的PFM实现方法不能达到电流纹波、变换效率的最佳折中。发明内容[0005]本发明要解决的技术问题是为了克服现有技术中传统的PFM实现方法不能达到电流纹波、变换效率的最佳折中的缺陷，提供一种可实现电流纹波与变换效率达到最佳折中的降压功率变换器。[0006]本发明是通过下述技术方案来解决上述技术问题的：[0007]本发明提供一种降压功率变换器，其包括一振荡器和一误差放大器，其特点在于，该降压功率变换器还包括一连续变频模块，该误差放大器通过该连续变频模块与该振荡器电连接；[0008]该误差放大器用于比较输出电压和参考电压后输出误差电压；[0009]该连续变频模块用于将该误差电压转换为数字信号，并通过该数字信号连续控制该振荡器的振荡频率。[0010]较佳地，该连续变频模块用于在该误差电压小于一最小设定值的时间内输出低电平的该数字信号以控制该振荡器停振，在该误差电压大于一最大设定值的时间内输出高电平的该数字信号以控制该振荡器以一固定频率振荡，在该误差电压处于该最小设定值和该最大设定值间的时间内输出具有高低电平的该数字信号以控制该振荡器以一可变频率振荡。[0011]较佳地，该连续变频模块包括一第一晶体管、一第二晶体管、一第三晶体管、—第四晶体管、一电阻、一电容和一反相器；[0012]该第一晶体管的栅极接收该误差电压、源极电连接该电阻的一端、漏极电连接该第一晶体曾的漏极，该第二晶体管的栅极接收该振荡器的时钟信号、源极电连接电源，该电阻的另一端接地；[0013]该第三晶体管的栅极电连接该第二晶体管的漏极、源极电连接该电源、漏极电连接该反相器的输入端，该第四晶体管的栅极电连接一基准电压、源极接地、漏极电连接该反相器的输入端，该电容的一端电连接该电源、另一端电连接该第三晶体管的栅极，该反相器的输出端输出该数字信号。[0014]较佳地，该反相器包括一第一反相器和一第二反相器，该第一反相器的输入端电连接该第三晶体管的漏极、输出端电连接该第二反相器的输入端，该第二反相器的输出端输出该数字信号。[0015]较佳地，该第一晶体管和该第四晶体管为NM〇S管N型MOS管，MOS管是指金属-氧化物-半导体场效应晶体管），该第二晶体管和该第三晶体管为PM〇s管p型M〇s管）。[0016]较佳地，该降压功率变换器还包括一用于采集输入电流的电流采样器、一用于将该振荡器输出的斜坡信号转换为第一电流信号的第一转换器、一用于将该误差电压转换为第二电流信号的第二转换器、一求和运算器、一PWM比较器、一逻辑电路、一第一开关管、一第二开关管和一输出电路；[0017]该第一转换器和该第二转换器分别与该求和运算器的负输入端和正输入端电连接，该PWM比较器的正输入端与该求和运算器的输出端电连接、负输入端接收该输入电流、输出端电连接该逻辑电路的输入端，该逻辑电路的第一输出端电连接该第一开关管的栅极、第二输出端电连接该第二开关管的栅极，该第一开关管的漏极作为该降压功率变换器的输入端、源极电连接该输出电路，该第二开关管的漏极电连接该第一开关管的源极、源极电连接该输出电路。[001S]在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。[0019]本发明的积极进步效果在于：[0020]本发明提出的新型降压转换电路方案，使用连续变频方式实现了变换效率与输出纹波的良好折中，并且本发明电路架构的性能与工艺波动、温度以及电压等因素变化无关，使用范围广。附图说明[0021]图1为现有技术中电流模DC-DC的电路结构图。[0022]图2为本发明较佳实施例的降压功率变换器的电路结构图。[0023]图3为本发明较佳实施例的降压功率变换器中连续变频模块的电路结构图。[0024]图4为本发明较佳实施例的振荡频率与误差电压的关系图。具体实施方式[0025]下面结合附图给出本发明较佳实施例，以详细说明本发明的技术方案。[0026]如图2所示，本实施例提供一种降压功率变换器，能够根据负载情况自动连续地调节开关频率，以实现电流纹波与变换效率的最佳折中。[0027]继续见图2,该降压功率变换器包括一振荡器1、一误差放大器2和一连续变频模块3,该误差放大器2通过该连续变频模块3与该振荡器1电连接。其中，该误差放大器2用于比较输出电压和参考电压后输出误差电压;该连续变频模块3用于将该误差电压转换为数字信号，并通过该数字信号连续控制该振荡器1的振荡频率。[0028]该降压功率变换器还包括一用于采集输入电流Is的电流采样器4、一用于将该振荡器1输出的斜坡信号转换为第一电流信号的第一转换器5、一用于将该误差电压转换为第二电流信号的第二转换器6、一求和运算器7、一P丽比较器8、一逻辑电路9、一第一开关管10、一第二开关管11和一输出电路12,该输出电路I2包括续流管D1、电感器L、电容器CL和电阻RL。[0029]该第一转换器5和该第二转换器6分别与该求和运算器7的负输入端和正输入端电连接，该PWM比较器8的正输入端与该求和运算器7的输出端电连接、负输入端接收该输入电流、输出端电连接该逻辑电路9的输入端，该逻辑电路9的第一输出端电连接该第一开关管1〇的栅极、第二输出端电连接该第二开关管11的栅极，该第一开关管10的漏极作为该降压功率变换器的输入端、源极电连接该输出电路12,该第二开关管11的漏极电连接该第一开关管10的源极、源极电连接该输出电路12。[0030]由于电流模DC-DC的输出电流与芯片内部的误差放大器2输出的误差电压EA_cmtVc成正比例关系，所以误差电压EA_out的高低就连续地反应了输出电流的大小，该连续变频模块3将误差电压EA_out这个信号转换成数字信号Fc连续地改变该振荡器1的振荡频率，从而实现了该降压功率变换器的工作频率随负载自适应的连续变化。[0031]该连续变频模块3如附图3所示，该连续变频模块3包括一第一晶体管Ml、一第二晶体管M2、一第三晶体管M3、一第四晶体管M4、一电阻Rb、一电容C1、一第一反相器G1和一第二反相器G2,其中，该第一晶体管Ml和该第四晶体管M4为NMOS管，该第二晶体管M2和该第三晶体管M3为PMOS管。[0032]该第一晶体管Ml的栅极接收该误差电压EA_out、源极电连接该电阻Rb的一端、漏极电连接该第二晶体管M2的漏极，该第二晶体管M2的栅极接收该振荡器1的时钟信号CLK、源极电连接电源VDD，该电阻Rb的另一端接地。[0033]该第三晶体管M3的栅极电连接该第二晶体管M2的漏极、源极电连接该电源VDD、漏极电连接该第一反相器G1的输入端，该第四晶体管M4的栅极电连接一基准电压Vb、源极接地GND、漏极电连接该第一反相器G1的输入端，该电容C1的一端电连接该电源VDD、另一端电连接该第三晶体管M3的栅极，该第一反相器G1输出端电连接该第二反相器G2的输入端，该第二反相器G2的输出端输出该数字信号Fc。[0034]该连续变频模块3的工作原理为：[0035]该连续变频模块3接收该误差电压EA_out，在时钟信号CLK为低电平时该电容C1充电到VDD，当时钟信号CLK由低电平变为高电平后，该电容C1逐渐放电，其放电时间长短与该误差电压EA_out直流电平正相关。显然，该时钟信号CLK变低，该数字信号Fc立即变低，该时钟信号CLK变为高电平后，该第二晶体管M2断开，电压Vp会线性下降，且下降到该第三晶体管M3的阈值时，该数字信号Fc变高，电压Vp下降的速度与该误差电压EA_out的高低相关。本发明变频的原理就是通过数字信号Fc的高低电平控制振荡器使能与否来达到连续变频的目的的，当该数字信号Fc为高电平时该振荡器1正常振荡，当该数字信号Fc为低电平时，该振荡器1停振。[00361通过这种方式就实现了该误差电压EA_out对振荡频率的连续调制变换，也即实现了开关频率自动适应输出电流，恰当的设置电阻Rb以及第四晶体管M4就能达到纹波、变换效率、开关频率的最佳折中。[0037]本发明的工作原理如下：[0038]参见图2,本发明是一个双环控制系统，包括电压外环和电流内环两条环路，电压环路负责采样输出电压，反馈到该误差比较器2中，该误差比较器2的输出经过电流内环控制输出电压，形成闭环，维持整个系统稳定工作，电流环路负责逐个周期的检测输出电流，反馈到电压环路中，达到控制输出电流的目的。[0039]具体而言，当输出电压Vo扰动变高时，经过该误差放大器2反馈得到的误差电压EA_out就会变低，该PWM比较器8的翻转就会提前，最后反应到开关信号邪导通时间变短，该第一开关管10输出电流减小，达到降低输出电压Vo的目的，当输出电压v〇扰动变低时整个过程相反，就不再赘述。[0040]如前所述，该连续变频模块3将该误差电压Vc转换成该数字信号Fc，该数字信号Fc控制着该振荡器1中的斜坡产生电路输出的低电平时间TL的长短输出低电平时间有最小值td，该时钟信号CLK是由斜坡信号产生，该时钟信号CLK的高电平脉冲时间对应td，其他时间CLK为低）。该误差电压Vc越小，低电平时间TL越长;该误差电压Vc的减小与低电平时间TL的增大为准线性关系，当该误差电压Vc小到某个最小设定值Vcmin时，在此时间内输出低电平的数字信号Fc，则低电平时间TL变为无限长，即该振荡器1停止振荡（参见图4，该斜坡产生电路输出保持为低电平，直到该误差电压Vc再次变高，重新振荡。设置最小设定值Vcmin的目的是限制振荡频率的最小值，以保证调制频率不会太小；当该误差电压Vc大到某个最大设定值Vcpwm时，在此时间内输出高电平的数字信号Fc，则低电平时间TL变为固定值td，该振荡器1以固定频率见图4,振荡频率为2MHZ振荡，系统工作在PWM模式；当该误差电压Vc在最小设定值Vcmin与最大设定值Fcpwm之间时，此时间内输出具有高低电平的数字信号Fc，系统工作于PFM模式，振荡频率会随外部条件变化而变化（见图4,振荡频率为300KHZ-2MHz。[OO41]对于本架构而言，系统工作在PFM区间时，工作状态就像“频率可变化的PWM”调制方式，因为在此区间内，完全复用PWM调制环路，唯一的变化是振荡器频率会随着外部条件变化而变化。PSM可认为是PFM的下限，轻负载时系统工作在PFM状态，“偶尔”进入一下PSM后又跳回PFM，所以很轻负载时，系统工作频率不固定。[0042]虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

权利要求：1.一种降压功率变换器，其包括一振荡器和一误差放大器，其特征在于，该降压功率变换器还包括一连续变频模块，该误差放大器通过该连续变频模块与该振荡器电连接；该误差放大器用于比较输出电压和参考电压后输出误差电压；该连续变频模块用于将该误差电压转换为数字信号，并通过该数字信号连续控制该振荡器的振荡频率。2.如权利要求1所述的降压功率变换器，其特征在于，该连续变频模块用于在该误差电压小于一最小设定值的时间内输出低电平的该数字信号以控制该振荡器停振，在该误差电压大于一最大设定值的时间内输出高电平的该数字信号以控制该振荡器以一固定频率振荡，在该误差电压处于该最小设定值和该最大设定值间的时间内输出具有高低电平的该数字信号以控制该振荡器以一可变频率振荡。3.如权利要求2所述的降压功率变换器，其特征在于，该连续变频模块包括一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一电阻、一电容和一反相器；该第一晶体管的栅极接收该误差电压、源极电连接该电阻的一端、漏极电连接该第二晶体管的漏极，该第二晶体管的栅极接收该振荡器的时钟信号、源极电连接电源，该电阻的另一端接地；该第三晶体管的栅极电连接该第二晶体管的漏极、源极电连接该电源、漏极电连接该反相器的输入端，该第四晶体管的栅极电连接一基准电压、源极接地、漏极电连接该反相器的输入端，该电容的一端电连接该电源、另一端电连接该第三晶体管的栅极，该反相器的输出端输出该数字信号。4.如权利要求3所述的降压功率变换器，其特征在于，该反相器包括一第一反相器和一第二反相器，该第一反相器的输入端电连接该第三晶体管的漏极、输出端电连接该第二反相器的输入端，该第二反相器的输出端输出该数字信号。5.如权利要求3所述的降压功率变换器，其特征在于，该第一晶体管和该第四晶体管为NMOS管，该第二晶体管和该第三晶体管为PMOS管。6.如权利要求1所述的降压功率变换器，其特征在于，该降压功率变换器还包括一用于采集输入电流的电流采样器、一用于将该振荡器输出的斜坡信号转换为第一电流信号的第一转换器、一用于将该误差电压转换为第二电流信号的第二转换器、一求和运算器、一PWM比较器、一逻辑电路、一第一开关管、一第二开关管和一输出电路；该第一转换器和该第二转换器分别与该求和运算器的负输入端和正输入端电连接，该PWM比较器的正输入端与该求和运算器的输出端电连接、负输入端接收该输入电流、输出端电连接该逻辑电路的输入端，该逻辑电路的第一输出端电连接该第一开关管的栅极、第二输出端电连接该第二开关管的栅极，该第一开关管的漏极作为该降压功率变换器的输入端、源极电连接该输出电路，该第二开关管的漏极电连接该第一开关管的源极、源极电连接该输出电路。

百度查询： 上海贝岭股份有限公司 降压功率变换器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD