申请/专利权人:张家港凯思半导体有限公司;江苏协昌电子科技股份有限公司;张家港凯诚软件科技有限公司
申请日:2019-12-09
公开(公告)日:2020-05-22
公开(公告)号:CN210607261U
主分类号:H01L29/06(20060101)
分类号:H01L29/06(20060101)
优先权:
专利状态码:有效-授权
法律状态:2020.05.22#授权
摘要:本实用新型提出一种超低功率半导体功率器件,其在半导体基板的N型外延层上表面开有三个沟槽,沟槽内填满场氧化层,场氧化层内填充导电多晶硅,第一沟槽上半部分内壁及其外围、第二、第三沟槽上方及其外围覆盖栅氧化层,第一沟槽的栅氧化层内填满栅极多晶硅,栅氧化层上方覆盖氧化层,第一沟槽外围的氧化层上方覆盖源极金属至第一源极孔内,第一沟槽上方覆盖栅极金属至栅极孔内,第二沟槽上方覆盖源极金属至第二源极孔内,N型衬底下表面覆盖背面电极。本实用新型采用4层光罩层数,相比现有的6‑7层的光罩技术,减少了光罩层数,在保证性能的前提下,有效降低了制造成本。
主权项:1.一种超低功率半导体功率器件,其特征在于,包括半导体基板,所述半导体基板包括重掺杂的N型衬底1和轻掺杂的N型外延层2,第一表面为N型外延层2的上表面,第二表面为N型衬底1的下表面,第二表面覆盖有背面电极19;第一表面开有垂直方向上的第一沟槽3、第二沟槽4和第三沟槽5,第一沟槽3内下半部分、第二沟槽4内、第三沟槽5内填满场氧化层6,场氧化层6内均填充有导电多晶硅7;第一沟槽3的上半部分内壁及其外围的第一表面、第二沟槽4内的场氧化层6上方及其外围的第一表面、第三沟槽5内的场氧化层6上方及其外围的第一表面覆盖有栅氧化层8,第一沟槽3的栅氧化层8内填满栅极多晶硅9,栅氧化层8上方覆盖氧化层11,第一沟槽3外围的第一表面下方、第二沟槽4外围的第一表面下方、第三沟槽5外围的第一表面下方均设置有P-型杂质注入层10;第一沟槽3外围的氧化层11上方覆盖有源极金属17,该源极金属17向下延伸至第一源极孔12内,所述第一源极孔12贯穿氧化层11、栅氧化层8直至第一沟槽3外围的P-型杂质注入层10的上部;第一沟槽3上方覆盖有栅极金属18,该栅极金属18向下延伸至栅极孔14内,所述栅极孔14贯穿氧化层11直至栅极多晶硅9;第二沟槽4上方覆盖有源极金属17,该源极金属17向下延伸至第二源极孔13内,所述第二源极孔13贯穿氧化层11、栅氧化层8、第二沟槽4内上半部分的场氧化层6直至第二沟槽4内的导电多晶硅7;且所述源极金属17与栅极金属18之间不相连;第一源极孔12与第一沟槽3之间、第一源极孔12与第二沟槽4之间设置N+型杂质层15,第一源极孔12底部设置P+型杂质层16。
全文数据:
权利要求:
百度查询: 张家港凯思半导体有限公司;江苏协昌电子科技股份有限公司;张家港凯诚软件科技有限公司 一种超低功率半导体功率器件
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。