申请/专利权人：捷捷半导体有限公司

申请日：2019-10-08

公开（公告）日：2020-05-22

公开（公告）号：CN210607274U

主分类号：H01L29/861(20060101)

分类号：H01L29/861(20060101);H01L21/329(20060101)

优先权：["20190313 CN 2019203167141"]

专利状态码：有效-授权

法律状态：2020.05.22#授权

摘要：本实用新型公开了一种浅沟槽高压GPP芯片，所述芯片包括N‑衬底层，所述N‑衬底层的下表面形成有N+衬底层，所述N+衬底层的下表面形成有阴极金属层，所述N‑衬底层的上表面形成有P‑隔离环，所述P‑隔离环内的N‑衬底层的上表面形成有P阳极层，所述P阳极层的上表面形成有P+阳极层，所述P‑隔离环不与所述P阳极层以及P+阳极层接触，所述P‑隔离环的上表面形成有钝化沟槽，所述钝化沟槽内形成有钝化层，所述钝化层的内侧与所述P阳极层以及P+阳极层接触，所述P+阳极层的上表面形成有阳极金属层。所述GPP芯片中沟槽深度较浅，在制备的过程中可有效的减少Wafer翘曲，降低芯片内部应力，减少碎片，提高产出率。

主权项：1.一种浅沟槽高压GPP芯片，其特征在于：包括N-衬底层1，所述N-衬底层1的下表面形成有N+衬底层2，所述N+衬底层2的下表面形成有阴极金属层11，所述N-衬底层1的上表面形成有P-隔离环3，所述P-隔离环3内的N-衬底层1的上表面形成有P阳极层4，所述P阳极层4的上表面形成有P+阳极层5，所述P-隔离环3不与所述P阳极层4以及P+阳极层5接触，所述P-隔离环3的上表面形成有钝化沟槽6，所述钝化沟槽6内形成有钝化层7，所述钝化层7的内侧与所述P阳极层4以及P+阳极层5接触，所述P+阳极层5的上表面形成有阳极金属层8。

全文数据：

权利要求：

百度查询： 捷捷半导体有限公司 浅沟槽高压GPP芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD