申请/专利权人：电子科技大学

申请日：2020-02-19

公开（公告）日：2020-05-26

公开（公告）号：CN111200402A

主分类号：H03F1/02(20060101)

分类号：H03F1/02(20060101);H03F3/45(20060101)

优先权：

专利状态码：有效-授权

法律状态：2023.04.07#授权;2020.06.19#实质审查的生效;2020.05.26#公开

摘要：一种能够提升增益的高线性度动态残差放大器电路，利用残差放大器主体模块结合增益提升模块实现共模稳定的放大信号，增益提升模块引入共栅管，复位时使残差放大器输出端以及共栅管源端充电到电源电压，共栅管衬底端复位到地；在放大期间，输入对作为跨导级产生与输入相关的放电电流并对共栅管源端电容放电，另外本发明还优选使用衬底电位偏压模块，在放电过程中通过电容使共栅管的衬底跟随源端电压变化，维持源衬电压，利用衬偏效应提高阈值电压；由于两条支路电流大小不同，电容放电速度不同，共栅管开启时刻不同，当共栅管开启后，开始对输出端放电，产生放大信号。本发明在提升电路整体增益的同时还具有高线性度的特性。

主权项：1.一种能够提升增益的高线性度动态残差放大器电路，包括残差放大器主体模块，所述残差放大器主体模块包括共模检测单元、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第一电容和第二电容，其中第一电容和第二电容的电容值相等；第一NMOS管的栅极作为所述动态残差放大器电路的正向输入端，其源极连接第二NMOS管的源极和第三NMOS管的漏极；第二NMOS管的栅极作为所述动态残差放大器电路的负向输入端；第三NMOS管的栅极作为所述共模检测单元的输出端，其源极连接第四NMOS管的漏极；第四NMOS管的栅极连接时钟信号，其源极接地；第一PMOS管和第二PMOS管的栅极均连接所述时钟信号，其源极均连接电源电压；第一电容的一端连接第一PMOS管的漏极并作为所述动态残差放大器电路的负向输出端，另一端接地；第二电容的一端连接第二PMOS管的漏极并作为所述动态残差放大器电路的正向输出端，另一端接地；其特征在于，所述残差放大器主体模块还包括第三PMOS管、第三电容和第四电容，其中第三电容和第四电容的电容值相等；第三PMOS管的栅极连接所述时钟信号，其源极连接电源电压，其漏极连接所述共模检测单元的输入端并分别通过第三电容连接所述动态残差放大器电路的负向输出端和通过第四电容连接所述动态残差放大器电路正向输出端；所述动态残差放大器电路还包括增益提升模块，所述增益提升模块包括第五NMOS管、第六NMOS管、第四PMOS管、第五PMOS管、第五电容和第六电容，第五NMOS管的栅极连接第六NMOS管的栅极和所述共模检测单元的输出端，其漏极连接所述动态残差放大器电路的负向输出端，其源极连接第四PMOS管的漏极和第一NMOS管的漏极并通过第五电容后接地；第六NMOS管的漏极连接所述动态残差放大器电路的正向输出端，其源极连接第五PMOS管的漏极和第二NMOS管的漏极并通过第六电容后接地；第四PMOS管和第五PMOS管的栅极均连接所述时钟信号，其源极均连接电源电压。

全文数据：

权利要求：

百度查询： 电子科技大学 一种能够提升增益的高线性度动态残差放大器电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD