申请/专利权人:瑞萨电子株式会社
申请日:2019-11-20
公开(公告)日:2020-06-26
公开(公告)号:CN111341364A
主分类号:G11C11/417(20060101)
分类号:G11C11/417(20060101)
优先权:["20181219 JP 2018-237192"]
专利状态码:在审-实质审查的生效
法律状态:2021.12.03#实质审查的生效;2020.06.26#公开
摘要:本公开的实施例涉及半导体器件。提供一种能够提高工作裕度的半导体器件。该半导体器件包括存储器电路,其包括由SOTB晶体管构成的存储器单元;以及模式指定电路,其针对第一模式或第二模式切换存储器电路的操作模式。该存储器电路包括衬底偏置生成电路,其向SOTB晶体管供应衬底偏置电压;以及定时信号生成电路,其生成用于存储器电路的读取操作或写入操作的定时信号。在第二模式下,衬底偏置生成电路不向SOTB晶体管供应衬底偏置电压。
主权项:1.一种半导体器件,包括:存储器电路,包括由SOTB晶体管构成的存储器单元;以及模式指定电路,针对第一模式或第二模式切换所述存储器电路的操作模式,其中所述存储器电路包括:衬底偏置生成电路,向所述SOTB晶体管提供衬底偏置电压;以及定时信号生成电路,生成用于所述存储器电路的读取操作或写入操作的定时信号,其中在所述第二模式下,所述衬底偏置生成电路不向所述SOTB晶体管提供所述衬底偏置电压。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。