申请/专利权人：展讯通信(上海)有限公司

申请日：2020-03-11

公开（公告）日：2020-06-26

公开（公告）号：CN111341376A

主分类号：G11C29/50(20060101)

分类号：G11C29/50(20060101)

优先权：

专利状态码：有效-授权

法律状态：2022.06.24#授权;2020.07.21#实质审查的生效;2020.06.26#公开

摘要：本发明实施例提供一种SRAM时序测试电路及测试方法。其中，SRAM时序测试电路双端口SRAM存储单元和测试电路单元，测试电路单元包括第一模式切换电路，其两个输入端分别与两个读数据信号输出端连接，一个输入端接收到的数据信号的翻转的时刻与另一个输入端接收到的数据信号的翻转的时刻不同；边沿信号触发电路的输入端与第一模式切换电路的输出端连接；第二模式切换电路的输入端与边沿信号触发电路的输出端连接，两个输出端分别与两个时钟信号输入端相连；第一模式切换电路还设置有第一使能端，第二模式切换电路具有第二使能端。从而利用双端口SRAM具有两个读数据信号输出端口的特点产生边沿触发信号，实现对Tcq的测量。

主权项：1.一种SRAM时序测试电路，其特征在于，包括：双端口SRAM存储单元和测试电路单元；其中，所述双端口SRAM存储单元包括两个地址信号输入端、两个时钟信号输入端和两个读数据信号输出端；所述测试电路单元包括：第一模式切换电路，设置有两个输入端，所述两个输入端分别与所述两个读数据信号输出端连接；其中，一个输入端接收到的数据信号的翻转的时刻与另一个输入端接收到的数据信号的翻转的时刻不同；边沿信号触发电路，所述边沿信号触发电路输入端与所述第一模式切换电路的输出端连接；第二模式切换电路，所述第二模式切换电路的输入端与所述边沿信号触发电路的输出端连接、所述第二模式切换电路的两个输出端分别与所述两个时钟信号输入端相连；所述第一模式切换电路还设置有第一使能端，所述第二模式切换电路具有第二使能端。

全文数据：

权利要求：

百度查询： 展讯通信(上海)有限公司 SRAM时序测试电路及测试方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD