申请/专利权人：爱思开海力士有限公司

申请日：2016-04-01

公开（公告）日：2020-06-26

公开（公告）号：CN106448724B

主分类号：G11C11/406(20060101)

分类号：G11C11/406(20060101);G11C17/16(20060101)

优先权：["20150806 KR 10-2015-0111080"]

专利状态码：有效-授权

法律状态：2020.06.26#授权;2018.01.16#实质审查的生效;2017.02.22#公开

摘要：一种存储器件可以包括：多个字线，每个字线可操作地耦接到一个或更多个存储单元；外围电路，适用于对多个字线执行第一刷新操作和第二刷新操作；其中，第一刷新操作适用于保存存储器件的大多数存储单元的储存的数据，以及第二刷新操作适用于保存一个或更多个弱存储单元的储存的数据。

主权项：1.一种存储器件，包括：多个字线，每个字线可操作地耦接到一个或多个存储单元；外围电路，适用于对所述多个字线执行第一刷新操作和第二刷新操作；其中，第一刷新操作适用于保存存储器件中除了弱存储单元之外的存储单元的储存的数据，以及第二刷新操作适用于保存一个或多个弱存储单元的储存的数据。

全文数据：存储器件[0001]相关申请的交叉引用[0002] 本申请要求2015年8月6日提交的申请号为10_2015_0111080的韩国专利申请的优先权，其通过引用整体地并入本文。技术领域[0003]本发明的示例性实施例总体涉及存储器件，更具体地，涉及一种提供改进的储存数据保持的存储器件及其操作方法。背景技术[0004]半导体存储器件以下也简单地称为存储器件的存储单元可以包括用作用于控制一个或更多个电荷至和从存储单元的流动的栅极或者开关的晶体管以及用于储存一个或更多个电荷的电容器，每个电荷表示一位信息，即数据。根据储存在电容器中的电荷是高电压还是低电压，每个存储单元中的数据可以是高逻辑I或者低逻辑O。[0005]通常，储存的数据的保持不会引起功耗。然而，已经观察到的是储存的数据会丢失，因为储存的电荷会由于泄漏电流而随着时间改变或者劣化，泄漏电流可以归因于诸如NMOS晶体管的晶体管的PN结。为了防止储存的数据丢失，在数据丢失前，读取数据并且基于读取的数据来再充电正常的储存电荷。因此，通常，数据可以仅在这样的再充电操作也称为刷新操作被周期性地重复时被保持。[0006]每当刷新命令从存储器控制器输入到存储器时，刷新操作通常可以被执行。存储器控制器可以考虑存储器的数据保持时间而以特定时间间隔来将刷新命令周期性地输入至存储器。例如，对于存储器控制器，将8000个刷新命令输入至存储器件以用于在64ms的时段期间基于存储器件的典型数据保持时间来刷新所有存储单元是常见的。当存储器件包括具有比存储器件的大多数存储单元的保持时间小的保持时间的一个或更多个弱存储单元时，在该存储器件中可能出现错误。发明内容[0007]本发明的各种实施例针对一种可以对具有不充足的数据保持时间即小于第一刷新操作的时间间隔的数据保持时间的一个或更多个弱存储单元执行至少一个额外刷新操作的存储器件。根据本发明，弱存储单元也可以保持它们的储存数据，因此正常地操作。[0008]在实施例中，存储器件可以包括:多个字线，每个字线可操作地耦接到一个或更多个存储单元;外围电路，外围电路适用于对多个字线执行第一刷新操作和第二刷新操作;其中，第一刷新操作适用于保存存储器件的大多数存储单元的储存的数据，以及第二刷新操作适用于保存一个或更多个弱存储单元的储存的数据。[0009]在实施例中，存储器件可以包括:多个字线，耦接到一个或更多个存储单元;外围电路，适用于对多个字线执行第一刷新操作和第二刷新操作;非易失性存储单元，适用于储存多个字线之中的一个或更多个弱字线的弱行地址；以及刷新控制单元，适用于控制外围电路以在被分成N个子刷新区段N是大于2的自然数的刷新区段期间对多个字线执行第一刷新操作一次，以及在刷新区段期间对弱字线执行第二刷新操作，其中，刷新控制单元控制外围电路以N个子刷新区段中的一个或更多个子刷新区段的间隔来对弱字线中的每个执行第一刷新操作和第二刷新操作。[0010]在实施例中，存储器件可以包括:第一字线至第N字线，耦接到一个或更多个存储单元；外围电路，适用于对多个字线执行第一刷新操作和第二刷新操作；非易失性存储单元，包括第一非易失性存储单元至第N非易失性存储单元，第一非易失性存储单元至第N非易失性存储单元适用于储存第一弱数据至第N弱数据，第一非易失性存储单元至第N非易失性存储单元对应于相应的第一字线至第N字线，以及第一非易失性存储单元至第N非易失性存储单元中的每个储存第一值和第二值中的一个；以及刷新控制单元，适用于控制外围电路以在刷新区段期间对多个字线执行第一刷新操作，以及在刷新区段期间基于第一弱数据至第N弱数据来对弱字线执行第二刷新操作。附图说明[0011]图1是示出根据本发明的实施例的由晶体管形成的电熔丝e-fUse以及与电熔丝相对应的电阻器或者电容器的等效电路的示图。[0012]图2是根据本发明的实施例的包括电熔丝的熔丝单元阵列的示图。[0013]图3是根据本发明的实施例的存储器件的示图。[0014]图4是根据本发明的实施例的图3的非易失性存储单元320的示图。[0015]图5A和5B是示出根据本发明的实施例的存储器件的示例操作的示图。[0016]图6A和6B是示出根据本发明的实施例的存储器件的示例操作的示图。[0017]图7是根据本发明的实施例的存储器件的示图。[0018]图8A和SB是示出根据本发明的实施例的存储器件的示例操作的示图。[0019]图9是根据本发明的实施例的存储器件的示图。[0020]图1OA至1C是示出根据本发明的实施例的图9的存储器件的示例操作的示图。[0021]图11是根据本发明的实施例的存储器件的示图。[0022]图12是根据本发明的实施例的存储器件的示图。[0023]图13是示出根据本发明的实施例的图12的存储器件的示例操作的示图。[0024]图14是根据本发明的实施例的存储器件的示图。[0025]图15是根据本发明的实施例的存储器件的示图。具体实施方式[0026]以下将参照附图来描述各种实施例。然而，本发明可以以不同的形式来实施并且不应该解释为局限于本文所阐述的实施例。更确切地说，提供这些实施例使得本公开将是彻底和完整的。贯穿本公开，相同的附图标记在本发明的各个附图和实施例中指代相同的部件。[0027]在下文中，第一刷新操作可以指对大多数或者所有字线执行以便包括在单元阵列或者存储体中的大多数或者所有字线可以在刷新区段tRFC期间被顺序地刷新一次的刷新操作。第二刷新操作可以指除了第一刷新操作之外的对弱字线另外地执行以便具有弱存储单元的弱字线也可以保持储存的数据的额外刷新操作。弱存储单元可以是具有比大多数存储单元实质上低的保持时间的单元。弱存储单元在下文也可以称为具有相对于第一刷新操作其设计为保存大多数存储单元的储存数据的迭代的时段的不充分的保持时间。弱字线的地址在下文也可以被称为弱行地址。[0028]现在参照图1，根据本发明的实施例，提供了包括晶体管T的电熔丝和与电熔丝相对应的电阻器或电容器的等效电路。电源电压可以被施加到晶体管T的栅极G，接地电压可以被施加到晶体管T的漏极或源极DS。[0029]电熔丝可以通过将晶体管T可容许的电源电压施加至栅极G来作为电容器C操作。因此，在栅极G与漏极源极DS之间没有电流流动。将晶体管T不能容许的高电源电压施加至栅极G，晶体管T的栅氧化层可以被击穿，栅极G和漏极源极DS短路，因此电熔丝可以作为电阻器R操作。因此，电流可以在栅极G与漏极源极DS之间流动，在这样情况下，晶体管可以充当电阻。可以使用这种现象而通过电熔丝的栅极G与漏极源极DS之间的电阻值来识别电熔丝的数据。[0030]图2是包括多个电熔丝单元的熔丝单元阵列200的简化图。熔丝单元阵列200可以包括以多个行和列布置的熔丝单元201至216。熔丝单元201至216中的每个可以包括熔丝晶体管Fl至F16和选择晶体管SI至S16。熔丝晶体管Fl至F16中的每个根据熔丝晶体管的断裂与否可以是具有电阻器或者电容器的特性的电熔丝。电熔丝Fl至F16中的每个可以是电阻式熔丝晶体管，该电阻式熔丝晶体管根据其电阻器的大小来储存数据。选择晶体管SI至S16可以根据行线WLRl至WLR4而电耦接熔丝晶体管Fl至F16和列线BLl至BL4。适当的电压可以根据对熔丝单元阵列200的操作而被施加到编程读取线WLPl至WLP4。[0031] 在编程操作期间，可以激活选定的行线WLRl至WLR4，导通对应的选择晶体管SI至S16，以及可以将高电压施加到对应的编程读取线WLPl至WLP4。低电平电压或高电平电压可以被施加到选定列线。如果高电压被施加，则选定熔丝可以被编程即，断裂，而如果低电压被施加，则选定熔丝不被编程。[0032]在读取操作期间，可以激活选定行线，导通对应的选定晶体管，以及可以将适于读取操作的电压施加到选定编程读取线。低电平电压可以被施加到选定列线。当电流流过选定列线时，对应的熔丝可以被识别为被编程。当电流没有流过选定列线时，对应的熔丝可以被识别为未被编程。[0033] 熔丝单元阵列200的行、列和熔丝单元的数量可以不同。[0034]图3示出了根据本发明的实施例的存储器件。存储器件可以包括单元阵列310、非易失性存储单元320、行电路330、列电路340、刷新计数器350以及刷新控制单元360。[0035]非易失性存储单元320可以储存单元阵列310的弱行地址WR_RADD。非易失性存储单元320可以是任何合适的非易失性存储器，诸如，例如，电熔丝阵列电路、NAND闪速存储器、NOR闪速存储器、磁性随机存取存储器MRAM、自旋转移磁性随机存取存储器STT-MRAM、电阻式随机存取存储器ReRAM、相变随机存取存储器PCRAM等。[0036]在实施例中，第二刷新信号REF2可以被使能，以及非易失性存储单元320可以经由传输总线301来将弱行地址WR_RADD顺序地提供至行电路330。[0037] 行电路330可以响应于行地址RADD、CNT_RADD以及WR_RADD而控制用于对选定字线进行激活和预充电的操作。激活信号ACT可以响应于激活命令而被使能，导致行电路330激活与行地址RADD相对应的字线WLO至WL1023。预充电信号PRE可以响应于预充电命令而被使能，导致行电路330对激活的字线进行预充电。此外，第一刷新信号REFl可以被使能，导致行电路330对与计数地址CNT_RADD相对应的一个或更多个字线WLO至WL1023执行刷新操作即，激活操作和预充电操作。通过使能第二刷新信号REF2，行电路330可以对与弱行地址WR_RADD相对应的弱字线执行刷新操作。在刷新操作期间，可以对多个字线WLO至WL123中的选定字线执行激活操作和预充电操作，以及可以刷新耦接到选定字线的存储单元MC的数据。[0038] 列电路340可以访问S卩，读取或者写入由行地址CADD选择的位线BLO至BL127的数据DATA。单元阵列310可以包括多个字线WLO至WL1023、多个位线BLO至BL127以及耦接在对应字线与对应位线之间的多个存储单元MC。读取信号RD可以响应于读取命令而被使能。写入信号WT可以响应于写入命令而被使能。[0039]刷新计数器350可以每当第一刷新信号REFl被使能时通过执行计数来产生计数地址CNT_ADD。每当第一刷新信号REFl被使能时，刷新计数器350可以将计数地址CNT_ADD的值增加I，使得在当前选择第K字线时，下次选择第K+1字线。[0040]刷新控制单元360可以在刷新信号REF被使能时使能第一刷新信号REFl，以及可以在刷新信号REF被使能特定次数时使能第二刷新信号REF2。[0041]作为参照，包括在单元阵列310中的字线、位线以及存储单元的数量可以不同。[0042] 现在参照图4，提供可以包括控制单元410、多个单元阵列420_0至420_9、多个行控制电路430_0至430_9以及多个列控制电路440_0至440_9的非易失性存储单元320的示例。[0043] 控制单元410可以产生读取信号RD、行选择信息R0W_SEL以及列选择信息C0L_SEL。在第二刷新信号REF2被使能时，控制单元410可以使能读取信号RD。当第二刷新信号REF2被使能时，控制单元410可以产生行选择信息R0W_SEL和列选择信息C0L_SEL，使得在相应的单元阵列420_0至420_9中选定的非易失性存储单元可以被改变。[0044] 多个单元阵列420_0至420_9可以包括设置在多个行RO至RX和列CO至CY中的多个非易失性存储单元。非易失性存储单元320可以是包括由电熔丝诸如图1中所示的电熔丝形成的多个非易失性存储单元的电熔丝阵列电路。多个单元阵列420_0至420_9中的每个可以是如图2所示的熔丝单元阵列200。[0045] 在读取信号RD被使能时，行控制单元430_0至430_9中的每个可以选择每个单元阵列420_0至420_9中的与行选择信息R0W_SEL相对应的行RO至RX。通过使能读取信号RD，列控制单元440_0至440_9中的每个可以选择每个单元阵列420_0至420_9中的与列选择信息C0L_SEL相对应的列CO至CY。列控制单元440_0至440_9可以读取親接到选定行和选定列的非易失性存储单元的数据，并且向相应的传输线LO至L9提供读取的数据。传输线LO至L9可以形成传输总线301。[0046] 例如，弱行地址WR_RADD可以是分别储存在单元阵列420_0至420_9中的10位的数字信号。[0047] 包括在单元阵列420_0至420_9中的每个中的行、列和存储单元的数量可以不同。包括在非易失性存储单元中的单元阵列的数量也可以不同。[0048]图5A和图5B是示出根据本发明的实施例的存储器件的示例操作的示图。因此，存储器件可以在刷新区段tRFC期间对应于储存在非易失性存储单元320中的弱行地址WR_RADD的数量而对弱字线执行第二刷新操作一次或更多次。例如，在实施例中，如果单个弱行地址储存在非易失性存储存储单元320中，则存储器件可以对弱字线执行第二刷新操作一次。如果多个弱行地址WR_RADD储存在非易失性存储器件中，则存储器件可以针对每个弱字线地址而对弱字线执行多个第二刷新操作。在实施例中，非易失性存储单元320可以根据可能需要对与特定的弱行地址WR_RADD相对应的每个特定的弱字线执行第二刷新操作的次数来储存特定的弱行地址WR_RADD的单个或多个实例。[0049]在下文中，利用在刷新信号REF被使能四次时第二刷新信号REF2被使能一次来描述存储器件的刷新操作的示例。单元阵列420_0至420_9中的每个可以包括16行和16列。[0050] 参照图5A的示例，与字线WL127相对应的弱行地址127已经一次储存在单元阵列420_0至420_9中的每个中的非易失性存储单元FO中，以及与字线WL255相对应的弱行地址255已经储存在单元阵列420_0至420_9中的每个中的非易失性存储单元Fl和F129中。[0051]为了方便起见，在图5A中仅示出一个单元阵列，因为弱行地址WR_RADD的位分别储存在单元阵列420_0至420_9中的相同位置中。在第二刷新信号REF2被使能时，控制单元410可以控制外围电路来选择单元阵列420_0至420_9中的每个中的相同位置的一个非易失性存储单元。由于第二刷新信号REF2可以被使能多次，因此控制单元410可以控制外围电路以预设顺序次序来选择非易失性存储单元FO至F255。例如，在图5A的示例中，每行中的箭头A表示预设顺序次序。[0052]参照图5B，第一刷新信号REFl可以被使能，导致对与计数地址CNT_RADD相对应的字线执行第一刷新。计数地址CNT_RADD响应于第一刷新信号REFl而通过每次I的步骤从O增加至1023。因此，例如，在第一刷新信号REFl被使能1024次S卩，刷新命令REF被提供1024次时，所有的字线WLO至WL1024被刷新一次。然而，如图5B的示例所示，在刷新信号REF被使能四次时，第二刷新信号REF2可以被使能一次。因此，对于每四个正常刷新操作，可以仅对弱字线执行一个额外刷新操作。[0053]例如，在第四刷新命令REF被提供时，字线WL3可以经受第一刷新操作，因为计数地址CNT_RADD是3，而弱行字线WLl27可以经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元FO中的127。在第八刷新命令REF被提供时，字线WL7经受第一刷新操作，因为计数地址CNT_RADD是7，而弱行字线WR255经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元Fl中的255。在第520刷新命令REF被提供时，字线WL519经受第一刷新操作，因为计数地址CNT_RADD是519，而弱行字线WL255经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元Fl29中的255。[0054]参照图5A和图5B描述的存储器件可以通过将对应的弱行地址WR_RADD储存在非易失性存储单元320中以及使用储存的弱行地址WR_RADD对弱字线执行第二刷新操作来防止弱字线数据的劣化。要注意的是，在实施例中，存储器件可以防止在刷新区段tRFC期间需要两个或更多个第二刷新操作的弱字线数据的劣化。例如，存储器件可以根据可能需要对与特定的弱行地址WR_RADD相对应的特定的弱字线执行第二刷新操作的次数来储存单个或者多个的特定的弱行地址WR_RADD。[0055]图6A和6B是示出根据本发明的实施例的存储器件的示例操作的示图。[0056] 参照图6A和6B描述的存储器件可以在刷新区段tRFC中以适当的时间间隔对弱字线执行第一刷新操作和第二刷新操作。在下文，刷新区段tRFC可以被分成第一区段至第四区段，在第一区段至第四区段中，分别对字线WLO至WL255、WL256至WL511、WL512至WL767以及WL768至WLl023执行第一刷新操作或第二刷新操作。[0057]为使弱字线保持其数据，应该在刷新区段中以适当的间隔执行对弱字线的第一刷新操作和第二刷新操作。针对弱行字线的第一刷新操作和第二刷新操作之间的间隔可以不同。例如，在字线WLO是弱字线且字线WLO响应于第二刷新命令REF而经受第二刷新操作时，可能需要非常短的时段。由于响应于第一刷新命令REF对字线WLO执行第一刷新操作，因此弱行字线WLO的数据需要被保持几乎刷新区段tRFC。换句话说，弱行字线WLO的数据需要从当前刷新区段tRFC中的第二刷新命令REF保持到下一刷新区段tRFC中的第一刷新命令REF。在字线WLO响应于第1024刷新命令REF而经受第二刷新操作的情况下，弱行字线WLO的数据需要从刷新区段tRFC中的第一刷新命令REF保持到第1024刷新命令REF。[0058]例如，对弱字线的第一刷新操作和第二刷新操作之间的间隔可以是刷新区段tRFC的一半12。例如，在字线WLO是弱字线时，当弱字线响应于第513刷新命令REF而经受第二刷新操作时，保持耦接到弱字线的弱存储单元的数据可以是有利的。[0059]图6A和6B示出了被分成与刷新区段tRFC的第一区段至第四区段相对应的四个区域的单元阵列420_0至420_9中的一个，在第一区段至第四区段中，分别对字线WLO至WL255、WL256至WL511、WL512至WL767以及WL768至WL1023执行第一刷新操作或第二刷新操作。存储器件可以以其间的适当的间隔来对弱字线执行第一刷新操作和第二刷新操作。[0060]在下文中，以下利用每当刷新信号REF被使能四次时第二刷新信号REF2被使能一次的示例来描述存储器件的刷新操作。单元阵列420_0至420_9中的每个可以包括16行和16列。[0061] 参照图6A，单元阵列420_0至420_9可以被分成分别包括非易失性存储单元FO至F63、F64至F127、F128至F191以及F192至F255的第一区域至第四区域。例如，对弱字线的第一刷新操作和第二刷新操作之间的间隔可以被设置为刷新区段tRFC的一半12。为此，针对第一刷新操作的落在与刷新区段tRFC的第一区段相对应的WLO至WL255的范围中的弱行地址可以储存在每个单元阵列420_0至420_9的第三区域中；针对第一刷新操作的落在与刷新区段tRFC的第二区段相对应的WL256至WL511的范围中的弱行地址可以储存在每个单元阵列420_0至420_9的第四区域中；针对第一刷新操作的落在与刷新区段tRFC的第三区段相对应的WL512至WL767的范围中的弱行地址可以储存在每个单元阵列420_0至420_9的第一区域中；以及针对第一刷新操作的落在与刷新区段tRFC的第四区段相对应的WL768至WL1023的范围中的弱行地址可以储存在每个单元阵列420_0至420_9的第二区域中。[0062] 在这个实施例中，字线WL0、WL256、WL512以及WL768是弱字线。在刷新区段tRFC的第一区段中经受第一刷新操作的弱行字线WLO的地址O可以储存在第三区域的非易失性存储单元F128中，在刷新区段tRFC的第二区段中经受第一刷新操作的弱行字线WL256的地址256可以储存在第四区域的非易失性存储单元F192中，在刷新区段tRFC的第三区段中经受第一刷新操作的弱行字线WL512的地址512可以储存在第一区域的非易失性存储单元FO中，以及在刷新区段tRFC的第四区段中经受第一刷新操作的弱行字线WL768的地址768可以储存在第二区域的非易失性存储单元F64中。由于第二刷新信号REF2可以被使能多次，因此控制单元410可以控制外围电路来以预设顺序次序选择非易失性存储单元FO至F255。图6A示出了每行中的作为预设顺序次序的箭头方向A。[0063]参照图6B，第四刷新命令REF被提供，字线WL3经受第一刷新操作，因为计数地址CNT_RADD是3，而弱行字线WL512经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元H中的512。当第260刷新命令REF被提供时，字线WL259经受第一刷新操作，因为计数地址CNT_RADD是259，而弱行字线WL768经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元F64中的768。当第516刷新命令REF被提供时，字线WL515经受第一刷新操作，因为计数地址CNT_RADD是515，而弱行字线WLO经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元F128中的O。当第772刷新命令REF被提供时，字线WL771经受第一刷新操作，因为计数地址CNT_RADD是771，而弱行字线WL256经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元F192中的256。[0064]参照图7，提供了存储器件的另一实施例，其可以包括单元阵列710、非易失性存储单元720、行电路730、列电路740、刷新计数器750以及刷新控制单元760。单元阵列710、行电路730、列电路740以及刷新计数器750可以与参照图3描述的单元阵列310、行电路330、列电路340以及刷新计数器350相同。图7的存储器件可以通过刷新控制单元760的控制来适当地设置对弱行字线的第一刷新操作和第二刷新操作之间的间隔。非易失性存储单元720的数据可以通过传输总线701来传输。[0065]图8A和SB示出了一种存储器件，该存储器件被配置为将弱行地址WR_RADD的特定位与计数地址CNT_RADD的特定位进行比较，以及基于比较的结果来执行第二刷新操作，使得以适当的间隔来对弱行字线执行第一刷新操作和第二刷新操作以确保储存在弱字线中的数据的保护。[0066]在下文中，利用每当刷新信号REF被使能时使能第二刷新信号REF2的示例来描述存储器件的刷新操作。此外，刷新区段tRFC可以被分成第一区段至第四区段，在第一区段至第四区段中，分别对字线WLO至WL255、WL256至WL511、WL512至WL767以及WL768至WL1023执行第一刷新操作或第二刷新操作。[0067] 参照图8A的示例，假设弱字线是字线WLO、WL256、WL512和WL768，且对应的弱行地址分别储存在非易失性存储单元FO至F3中。由于第二刷新信号REF2被使能多次，因此控制单元410可以控制外围电路来以如箭头A所指示的预设顺序次序选择非易失性存储单元FO至F255。例如，0、256、512以及768的二进制值分别是0000000000、0100000000、1000000000以及11000000000。[0068]弱行地址WR_RADD的高2位被称为“弱字线区域信息”表示刷新区段tRFC的第一区段至第四区段中的一个，其中，与弱行地址WR_RADD相对应的弱字线经受第一刷新操作，计数地址CNT_RADD的高2位被称为“参考区段信息”表示刷新区段tRFC的第一区段至第四区段中的一个，其中，与计数地址CNT_RADD相对应的字线当前经受第一刷新操作。弱字线区域信息和计数地址CNT_RADD中的每个的具有值00、01、10以及11的高2位可以分别对应于刷新区段tRFC的第一区段至第四区段。[0069]例如，对弱字线的第一刷新操作和第二刷新操作之间的间隔可以是刷新区段tRFC的一半12。为此，在当前计数地址CNT_RADD的参考区段信息REF_SEC表示00、01、10以及11时，刷新控制单元760可以控制外围电路以分别对具有1、11、00以及OI的弱字线区域信息的弱行地址WD_RADD执行第二刷新操作。此外，刷新控制单元760可以产生当参考区段信息REF_SEC和弱字线区域信息WEAK_SEC具有如上所述的预设组合时被使能为执行第二刷新操作的匹配信号MATCH。当参考区段信息REF_SEC和弱字线区域信息WEAK_SEC具有组合00，10、01，11、10，00以及11，01中的一个时，匹配信号MATCH可以被使能。当第二刷新信号REF2和匹配信号MATCH两者被使能时，行电路740可以对与弱行地址WR_RADD相对应的弱字线执行第二刷新操作。[0070] 参照图8B，作为具有组合00，10的参考区段信息REF_SEC和弱字线区域信息WEAK_SEC的示例，当第三刷新命令REF被提供时，字线WL2可以经受第一刷新操作，因为计数地址CNT_RADD是2，而弱字线WL512可以经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元F2中的512。[0071] 作为具有组合01，11的参考区段信息REF_SEC和弱字线区域信息WEAK_SEC的示例，当第260刷新命令REF被提供时，字线WL259可以经受第一刷新操作，因为计数地址CNT_RADD是259，而弱字线WL768可以经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元F3中的768。[0072] 作为具有组合10，00的参考区段信息REF_SEC和弱字线区域信息WEAK_SEC的示例，当第513刷新命令REF被提供时，字线WL512可以经受第一刷新操作，因为计数地址CNT_RADD是512，而弱字线WLO可以经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元FO中的O。[0073] 作为具有组合11，01的参考区段信息REF_SEC和弱字线区域信息WEAK_SEC的示例情况，当第770刷新命令REF被提供时，字线WL769可以经受第一刷新操作，因为计数地址CNT_RADD是769，而弱字线WL256可以经受第二刷新操作，因为弱行地址WR_RADD是储存在非易失性存储单元Fl中的256。[0074] 参照图6A、图6B、图7、图8A以及图8B描述的存储器件可以通过将对应的弱行地址WR_RADD储存在非易失性存储单元中以及使用储存的弱行地址WR_RADD对弱字线执行第二刷新操作来防止弱字线的数据劣化。此外，存储器件可以通过适当地设置弱字线经受第一刷新操作和第二刷新操作的间隔来有效地防止弱字线的数据劣化。[0075]参照图9，根据本发明的另一实施例的存储器件可以包括单元阵列910、非易失性存储单元920、行电路930、列电路940、刷新计数器950以及刷新控制单元960。单元阵列910、行电路930、列电路940以及刷新计数器950可以与参照图3描述的单元阵列310、行电路330、列电路340以及刷新计数器350相同。非易失性存储单元920的数据可以通过传输总线901来传输。[0076]每当第二刷新信号REF2被使能时，非易失性存储单元920可以向行电路930提供储存在其中的I位弱数据WEAK_DATA。即使第二刷新信号REF2被使能，当弱数据WEAK_DATA是指示与弱行地址WR_RADD相对应的字线不是弱字线的第一数据例如O时，行电路930不会对与弱行地址WR_RADD相对应的字线执行第二刷新操作。当第二刷新信号REF2被使能且弱数据WEAK_DATA是指示与弱行地址WR_RADD相对应的字线是弱字线的第二数据例如I时，行电路930可以对与弱行地址WR_RADD相对应的字线执行第二刷新操作。[0077] 当弱数据WEAK_DATA是第二数据时，刷新控制单元960可以通过将计数地址CNT_RADD的特定位例如，最高有效位反转来产生弱行地址WR_RADD。例如，当计数地址CNT_RADD是0010010101且弱数据WEAK_DATA是I时，刷新控制单元960可以产生弱数据WR_RADD，例如1010010101。[0078]在下文中，利用每当刷新信号REF被使能时使能第二刷新信号REF2的示例来描述存储器件的刷新操作。图9的非易失性存储单元920可以包括32行和32列的单元阵列420_0。[0079]图1OA至图1OC是示出图9的存储器件的示例操作的示图。[0080]根据实施例的存储器件可以储存指示对应的字线WLO至WL1023是否是弱字线的弱数据WEAK_DATA，以及根据弱数据WEAK_DATA来执行第二刷新操作。[0081]图1OA示出了用于字线WLO至WL1023的弱数据WEAK_DATA分别顺序地储存在非易失性存储单元H至F1023中。[0082]参照图1OA的示例，每当第二刷新信号REF2被使能时，非易失性存储单元920可以按照非易失性存储单元F512至F1023然后非易失性存储单元FO至F511的次序来顺序地输出用于每个字线WLO至WL1023的弱数据WEAK_DATA。例如，对弱字线的第一刷新操作和第二刷新操作之间的间隔可以是刷新区段tRFC的一半12。为此，非易失性存储单元920可以从单元阵列420_0的第16行R16至第31行R31然后从第O行至第15行R15顺序地输出弱数据WEAK_DATA。由于第二刷新信号REF2被使能多次，因此控制单元410可以控制外围电路来按照每行中箭头A所指示的预设顺序次序选择非易失性存储单元FO至F1024。[0083] 图1OB示出了用于字线WLO至WL511的弱数据WEAK_DATA可以分别顺序地储存在非易失性存储单元F512至F1023中，以及用于字线WL512至WL1023的弱数据WEAK_DATA可以分别顺序地储存在非易失性存储单元H至F511中。[0084]参照图1OB的示例，每当第二刷新信号REF2被使能时，非易失性存储单元920可以按照非易失性存储单元FO至F1023的次序来顺序地输出用于每个字线WLO至WL1023的弱数据WEAK_DATA。例如，对弱字线的第一刷新操作和第二刷新操作之间的间隔可以是刷新区段tRFC的12。为此，非易失性存储单元920可以从单元阵列420_0的第O行至第31行R31顺序地输出弱数据WEAK_DATA。由于第二刷新信号REF2被使能多次，因此控制单元410可以控制外围电路以按照每行中箭头A所指示的预设顺序次序来选择非易失性存储单元FO至F1024。[0085] 在图1OA和1B中示出的两个示例中，非易失性存储单元920可以按次序将用于字线WL512至WL1023的弱数据WEAK_DATA然后用于字线WLO至WL511的弱数据WEAK_DATA提供给行电路930和刷新控制单元960。[0086] 假设弱字线是字线WL25和WL689，因此非易失性存储单元F537和F177分别具有值1[0087] 参照图10C，当第178刷新命令REF被提供时，字线WL177可以经受第一刷新操作，因为计数地址CNT_RADD是与二进制值0010110001相对应的177。因此，由于储存在非易失性存储单元F177中的弱数据WEAK_DATA的值是I，因此刷新控制单元96O可以产生与二进制值1010110001相对应的弱行地址689，通过将二进制值0010110001S卩，计数地址177的最高有效位反转来产生该二进制值1010110001。因此，弱字线WL689可以经受第二刷新操作。[0088] 此外，参照图1OC，当第538刷新命令REF被提供时，字线WL537可以经受第一刷新操作，因为计数地址CNT_RADD是与二进制值1000011001相对应的537。因此，由于储存在非易失性存储单元F537中的传输来的弱数据WEAK_DATA的值是I，因此刷新控制单元960可以产生与二进制值0000011001相对应的弱行地址25，通过将1000011001S卩，计数地址537的最高有效位反转来产生该二进制值0000011001。因此，弱字线WL25可以经受第二刷新操作。[0089] 参照图9和图1OA至1C描述的存储器件可以通过将用于每个字线的弱数据WEAK_DATA储存在非易失性存储单元中以及根据储存的弱数据WEAK_DATA对弱字线执行第二刷新操作来防止弱字线的数据劣化。此外，刷新弱字线所需要的非易失性存储单元的数量可以减少，因为仅储存I位的数据以便判断每个字线是否是弱字线。[0090]例如，参照图3至1C描述的存储器件可以将储存在非易失性存储单元中的数据直接发送至行电路以用于第二刷新操作，然而本发明可以不以这种方式限制。[0091]图11是根据本发明的另一实施例的存储器件的简化图。参照图11，存储器件可以包括单元阵列1110、非易失性存储单元1120、行电路1130、列电路1140、刷新计数器1150、刷新控制单元1160以及锁存电路1170。单元阵列1110、行电路1130、列电路1140以及刷新计数器1150可以与参照图3描述的单元阵列310、行电路330、列电路340以及刷新计数器350相同，因此不再重复其详细描述。[0092]当启动信号BOOTUP被使能时，非易失性存储单元1120可以通过传输总线1101将储存的数据即，弱行地址WR_RADD顺序地发送到锁存电路1170。锁存电路1170可以包括多个锁存器，以及顺序地锁存通过传输总线1101从非易失性存储单元1120传输来的弱行地址WR.RADD。包括在锁存电路1170中的锁存器的数量可以与包括在非易失性存储单元1120中的非易失性存储单元的数量相同。因此，包括在非易失性存储单元1120中的非易失性存储单元中的每个的数据可以通过对应的锁存器来储存。即，非易失性存储单元1120的数据可以按照一对一的方式被映射至锁存电路1170。[0093]当第二刷新信号REF2被使能时，锁存电路1170可以将储存的弱行地址WR_RADD发送至行电路1130。当储存的弱行地址WR_RADD的数量是2或更多时，锁存电路1170可以顺序地发送弱行地址WR_RADD。[0094]图11的存储器件可以以与图5A和图5B的存储器件相同的方式来执行第二刷新操作。即，当特定的弱行地址WR_RADD被锁存在锁存电路1170中的K个锁存器中的每个中时，与特定的弱行地址WR_RADD相对应的弱字线在刷新区段tRFC期间可以经受K个第二刷新操作。[0095]此外，图11的存储器件可以以与参照图6A和6B描述的存储器件相同的方式来执行第二刷新操作。即，对弱字线的第一刷新操作和第二刷新操作之间的间隔可以通过将锁存电路1170的锁存器划分为分别与刷新区段tRFC的第一区段至第四区段相对应的多个例如4个锁存器组并且将弱行地址锁存在对应的锁存器组中来适当地设置。[0096]图12是根据本发明的又一实施例的存储器件的简化图。[0097] 参照图12，存储器件可以包括单元阵列1210、非易失性存储单元1220、行电路1230、列电路1240、刷新计数器1250、刷新控制单元1260以及锁存电路1270。非易失性存储单元1220的数据可以通过传输总线1201来传输。除了非易失性存储单元1220和锁存电路1270之外，图12的存储器件可以与图11的存储器件相同。[0098] 锁存电路1270可以包括多个锁存单元LATO至LAT3。多个锁存单元LATO至LAT3中的每个可以储存多个弱行地址WR_RADD。非易失性存储单元1220的单元阵列420_0至420_9中的每个可以被分成分别与多个锁存单元LATO至LAT3相对应的多个区域SO至S3。[0099]现在参照图13，提供存储器件的操作的另一示例，其中，单元阵列420_0至420_9中的每个可以被分成相应的区域SO至S3。区域SO可以是储存在刷新区段tRFC期间经受第二刷新操作一次的弱行地址WR_RADD的区域。区域SI可以是储存在刷新区段tRFC期间经受第二刷新操作两次的弱行地址WR_RADD的区域。区域S2可以是储存在刷新区段tRFC期间经受第二刷新操作三次的弱行地址WR_RADD的区域。区域S3可以是储存在刷新区段tRFC期间经受第二刷新操作四次的弱行地址WR_RADD的区域。[0100]当启动操作被执行时，储存在区域SO中的弱行地址WR_RADD可以被传输到锁存单元LATO并且储存在其中，储存在区域SI中的弱行地址WR_RADD可以被传输到锁存单元LATl并且储存在其中，储存在区域S2中的弱行地址WR_RADD可以被传输到锁存单元LAT2并且储存在其中，以及储存在区域S4中的弱行地址WR_RADD可以被传输到锁存单元LAT4并且储存在其中。[0101] 刷新控制单元1260可以控制锁存电路1270和行电路1230，使得与锁存在锁存单元LATO中的弱行地址WR_RADD相对应的弱字线可以在刷新区段tRFC期间被刷新一次，与锁存在锁存单元LATl中的弱行地址WR_RADD相对应的弱字线可以在刷新区段tRFC期间被刷新两次，与锁存在锁存单元LAT2中的弱行地址WR_RADD相对应的弱字线可以在刷新区段tRFC期间被刷新三次，以及与锁存在锁存单元LAT3中的弱行地址WR_RADD相对应的弱字线可以在刷新区段tRFC期间被刷新四次。[0102] 现在参照图14，存储器件的另一示例可以包括单元阵列1410、非易失性存储单元1420、行电路1430、列电路1440、刷新计数器1450、刷新控制单元1460以及锁存电路1470。非易失性存储单元1420的数据可以通过传输总线1401来传输。[0103]图14的存储器件可以以与图8A和图SB的存储器件相同的方式来执行第二刷新操作。即，对弱字线的第一刷新操作和第二刷新操作之间的间隔可以通过刷新控制单元1460的控制来适当地设置。[0104] 现在参照图15，存储器件的另一示例可以包括单元阵列1510、非易失性存储单元1520、行电路1530、列电路1540、刷新计数器1550、刷新控制单元1560以及锁存电路1570。非易失性存储单元1520的数据可以通过传输总线1501来传输。[0105]图15的存储器件可以以与图10A、图1OB以及图1OC的存储器件相同的方式来执行第二刷新操作。即，针对储存在非易失性存储单元1520中的字线中的每个的弱数据WEAK_DATA可以被储存在包括在锁存电路1570中的与字线中的每个相对应的锁存器中，以及可以根据弱数据WEAK_DATA来对弱字线执行第二刷新操作。[0106]根据本发明，提供了存储器件及其操作方法，其中，具有比参考时间少的数据保持时间的弱存储单元可以保持它们的数据并且正常地操作。[0107]虽然为了说明性的目的已经描述了各种实施例，但对于本领域技术人员明显的是，在不脱离所附权利要求限定的本发明的精神和范围的情况下，可以做出各种改变和变型。

权利要求：1.一种存储器件，包括:多个字线，每个字线可操作地耦接到一个或更多个存储单元；外围电路，适用于对所述多个字线执行第一刷新操作和第二刷新操作；其中，第一刷新操作适用于保存存储器件的大多数存储单元的储存的数据，以及第二刷新操作适用于保存一个或更多个弱存储单元的储存的数据。2.如权利要求1所述的存储器件，还包括:非易失性存储单元，适用于储存所述多个字线之中的一个或更多个弱字线的弱行地址；以及刷新控制单元，适用于控制外围电路来在刷新区段期间对所述多个字线顺序地执行第一刷新操作，以及在刷新区段期间基于弱行地址来对弱字线执行第二刷新操作。3.如权利要求1所述的存储器件，其中，非易失性存储单元储存每个弱行地址的单个数量或多个数量，以及其中，刷新控制单元在刷新区段期间控制外围电路来对弱字线中的每个执行第二刷新操作与储存在非易失性存储单元中的对应的弱行地址的单个数量或多个数量一样多的次数。4.如权利要求1所述的存储器件，其中，非易失性存储单元被分成多个区域，以及其中，刷新控制单元在刷新区段期间控制外围电路来根据储存在非易失性存储单元的第K区域中的对应的弱行地址对弱字线中的每个执行第二刷新操作K次。5.如权利要求1所述的存储器件，还包括刷新计数器，刷新计数器适用于产生计数地址，其中，每当刷新命令被提供时，刷新控制单元控制外围电路来根据计数地址对多个字线执行第一刷新操作，以及其中，每当刷新命令被提供预设次数时，刷新控制单元控制外围电路来对弱字线执行第二刷新操作。6.如权利要求1所述的存储器件，还包括一个或更多个锁存单元，所述一个或更多个锁存单元适用于锁存弱行地址，其中，刷新控制单元控制外围电路来基于锁存的弱行地址对弱字线执行第二刷新操作。7.如权利要求1所述的存储器件，其中:每当刷新命令被提供预设次数时，非易失性存储单元将一个或更多个地址顺序地发送至刷新控制单元，以及其中，每当刷新命令在刷新区段期间被提供预设次数时，刷新控制单元控制外围电路来对弱字线逐一顺序地执行第二刷新操作。8.如权利要求1所述的存储器件，其中，非易失性存储单元包括适用于储存I位数据的多个熔丝单元，以及其中，所述多个熔丝单元以阵列形式设置。9.一种存储器件，包括:多个字线，所述多个字线耦接到一个或更多个存储单元；外围电路，适用于对所述多个字线执行第一刷新操作和第二刷新操作；非易失性存储单元，适用于储存所述多个字线之中的一个或更多个弱字线的弱行地址；以及刷新控制单元，适用于控制外围电路来在被分成N个子刷新区段的刷新区段期间对所述多个字线执行第一刷新操作一次，以及在刷新区段期间对弱字线执行第二刷新操作，N是大于2的自然数，其中，刷新控制单元控制外围电路来以所述N个子刷新区段中的一个或更多个子刷新区段的间隔对弱字线中的每个执行第一刷新操作和第二刷新操作。10.如权利要求9所述的存储器件，其中，当刷新控制单元在第K子刷新区段期间控制外围电路来对弱字线执行第一刷新操作时，刷新控制单元在第K+N2子刷新区段期间控制外围电路来对弱字线执行第二刷新操作，K是小于N2的自然数，以及其中，当刷新控制单元在第L子刷新区段期间控制外围电路来对弱字线执行第一刷新操作时，刷新控制单元在第L-N2子刷新区段期间控制外围电路来对弱字线执行第二刷新操作，L是大于Ν2并且小于N的自然数。11.如权利要求9所述的存储器件，还包括刷新计数器，刷新计数器适用于产生计数地址，其中，每当刷新命令被提供时，刷新控制单元控制外围电路来根据计数地址对所述多个字线执行第一刷新操作，以及其中，每当刷新命令被提供预设次数时，刷新控制单元控制外围电路来基于弱行地址对弱字线中的每个执行第二刷新操作，弱行地址的预设部分与计数地址的对应部分形成预设模式。12.如权利要求11所述的存储器件，其中，当计数地址的预设部分表示第Κ+Ν2子刷新区段以及对应的弱行地址的预设部分表示第K子刷新区段时，刷新控制单元能在第K子刷新区段期间控制外围电路来对弱字线中的每个执行第二刷新操作，K是小于Ν2的自然数，以及其中，当计数地址的预设部分表示第L-N2子刷新区段以及对应的弱行地址的预设部分表示第L子刷新区段时，刷新控制单元在第L子刷新区段期间控制外围电路来对弱字线中的每个执行第二刷新操作，L是大于Ν2并且小于N的自然数。13.如权利要求9所述的存储器件，其中，非易失性存储单元被分成分别与所述N个子刷新区段相对应的N个区域，以及其中，非易失性存储单元将弱行地址储存在所述N个区域中，使得与在所述N个子刷新区段中的特定一个期间经受第一刷新操作的弱字线中的一个相对应的弱行地址中的一个储存在与对应于特定的子刷新区段的区域不同的区域中。14.如权利要求9所述的存储器件，其中，非易失性存储单元被分成分别与所述N个子刷新区段相对应的N个区域，其中，所述N个区域之中的第K区域储存在第Κ+Ν2子刷新区段期间经受第一刷新操作的弱字线的弱行地址，K是小于Ν2的自然数，其中，所述N个区域之中的第L区域储存在第L-N2子刷新区段期间经受第一刷新操作的弱字线的弱行地址，L是大于Ν2并且小于N的自然数，以及刷新控制单元依次在所述N个子刷新区段期间控制外围电路来按所述N个区域的顺序对弱字线执行第二刷新操作。15.如权利要求9所述的存储器件，还包括一个或更多个锁存单元，所述一个或更多个锁存单元适用于锁存弱行地址，其中，刷新控制单元控制外围电路来基于锁存的弱行地址对弱字线执行第二刷新操作。16.如权利要求9所述的存储器件，其中:每当刷新命令被提供预设次数时，非易失性存储单元将一个或更多个地址顺序地发送至刷新控制单元，以及每当刷新命令在刷新区段期间被提供预设次数时，刷新控制单元控制外围电路来对弱字线逐一顺序地执行第二刷新操作。17.如权利要求9所述的存储器件，其中，非易失性存储单元包括适用于储存I位数据的多个熔丝单元，以及其中，所述多个熔丝单元以阵列形式设置。18.一种存储器件，包括:第一字线至第N字线，第一字线至第N字线耦接到一个或更多个存储单元；外围电路，适用于对多个字线执行第一刷新操作和第二刷新操作；非易失性存储单元，包括第一非易失性存储单元至第N非易失性存储单元，第一非易失性存储单元至第N非易失性存储单元适用于储存第一弱数据至第N弱数据，第一非易失性存储单元至第N非易失性存储单元对应于相应的第一字线至第N字线，以及第一非易失性存储单元至第N非易失性存储单元中的每个储存第一值和第二值中的一个;以及刷新控制单元，适用于控制外围电路来在刷新区段期间对所述多个字线顺序地执行第一刷新操作，以及在刷新区段期间基于第一弱数据至第N弱数据来对弱字线执行第二刷新操作。19.如权利要求18所述的存储器件，其中，第一非易失性存储单元至第N非易失性存储单元顺序地对应于相应的第一字线至第N字线，以及其中，刷新控制单元通过以第一顺序次序查阅第一非易失性存储单元至第N非易失性存储单元来控制外围电路对弱字线执行第二刷新操作。20.如权利要求18所述的存储器件，其中，第一非易失性存储单元至第N非易失性存储单元以第二顺序次序对应于相应的第一字线至第N字线，以及其中，刷新控制单元通过顺序地查阅第一非易失性存储单元至第N非易失性存储单元来控制外围电路对弱字线执行第二刷新操作。21.如权利要求18所述的存储器件，还包括刷新计数器，刷新计数器适用于产生计数地址，其中，每当刷新命令被提供时，刷新控制单元控制外围电路来根据计数地址对所述多个字线顺序地执行第一刷新操作，以及其中，每当刷新命令被提供时，刷新控制单元控制外围电路来基于弱行地址对弱字线执行第二刷新操作，弱行地址根据第一弱数据至第N弱数据的第一值通过将计数地址的预设部分反转来产生。22.如权利要求18所述的存储器件，还包括第一锁存器至第N锁存器，第一锁存器至第N锁存器适用于顺序地锁存相应的第一弱数据至第N弱数据，其中，每当刷新命令被提供时，刷新控制单元控制外围电路来根据计数地址对所述多个字线顺序地执行第一刷新操作，以及其中，每当刷新命令被提供时，刷新控制单元控制外围电路来基于弱行地址对弱字线执行第二刷新操作，弱行地址根据锁存的第一弱数据至第N弱数据的第一值通过将计数地址的预设部分反转来产生。23.如权利要求18所述的存储器件，其中，非易失性存储单元包括适用于储存I位数据的多个熔丝单元，以及其中，所述多个熔丝单元以阵列形式设置。24.如权利要求19所述的存储器件，其中，刷新控制单元查阅储存在第一非易失性存储单元至第N非易失性存储单元的第二半中的针对第一字线至第N字线的第二半的第一弱数据至第N弱数据的一半，然后查阅储存在第一非易失性存储单元至第N非易失性存储单元的第一半中的针对第一字线至第N字线的第一半的第一弱数据至第N弱数据的另一半。25.如权利要求20所述的存储器件，其中，针对第一字线至第N字线的第一半的第一弱数据至第N弱数据的一半储存在第一非易失性存储单元至第N非易失性存储单元的第二半中，以及针对第一字线至第N字线的第二半的第一弱数据至第N弱数据的另一半储存在第一非易失性存储单元至第N非易失性存储单元的第一半中。

百度查询： 爱思开海力士有限公司 存储器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD