申请/专利权人：中国科学院微电子研究所

申请日：2017-07-05

公开（公告）日：2020-06-26

公开（公告）号：CN109215715B

主分类号：G11C16/22(20060101)

分类号：G11C16/22(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.06.26#授权;2019.02.12#实质审查的生效;2019.01.15#公开

摘要：本发明提供一种闪存存储电路的抗总剂量辐照加固方法，包括：步骤一、提供闪存存储阵列，并增设与闪存存储阵列相连的预存逻辑值为“0”的监控存储阵列；步骤二、确定监控存储阵列的读取电压；步骤三、确定逻辑值变化为“1”的监控存储阵列单元的数量阈值；步骤四、在闪存存储阵列工作状态下，依次读取监控存储阵列单元的读出数据并加合；步骤五、将加合结果与监控存储阵列单元的数量阈值比较，当加合结果小于数量阈值时，将加合结果清零；当加合结果大于或等于所述数量阈值时，刷新闪存存储阵列和监控存储阵列。本发明能够提前发现存储阵列漏电并及时刷新，提高存储阵列的抗总剂量辐照能力，保证器件的稳定性。

主权项：1.一种闪存存储电路的抗总剂量辐照加固方法，其特征在于，包括：步骤一、提供闪存存储阵列，并增设与所述闪存存储阵列相连的预存逻辑值为“0”的监控存储阵列；步骤二、确定所述监控存储阵列的读取电压，用于向监控存储阵列单元提供栅极电压，其中，所述监控存储阵列的读取电压介于所述闪存存储阵列的读取电压和所述闪存存储阵列的读取窗口上限电压之间；步骤三、确定逻辑值变化为“1”的所述监控存储阵列单元的数量阈值；步骤四、在所述闪存存储阵列工作状态下，依次读取所述监控存储阵列单元的读出数据并加合；步骤五、将所述加合结果与所述监控存储阵列单元的数量阈值比较，当所述加合结果小于所述数量阈值时，将所述加合结果清零；当所述加合结果大于或等于所述数量阈值时，刷新所述闪存存储阵列和所述监控存储阵列。

全文数据：一种闪存存储电路的抗总剂量辐照加固方法技术领域本发明涉及数字电路技术领域，尤其涉及一种闪存存储电路的抗总剂量辐射加固方法。背景技术闪存Flash存储器具有在线可编程、数据信息掉电不丢失、读写速度高、抗震动性好等优势，近年来，已经广泛应用于航天电子系统中。空间中的各种高能粒子会对包括Flash存储器的各种电子元器件造成严重的影响，引起各种辐射效应。其中，总剂量效应是Flash存储器在空间应用中需要面对的最重要的问题之一。总剂量效应是累积剂量的电离辐射效应，是一个长期的辐射剂量累积导致器件失效的过程。总剂量效应对器件的损伤机理主要是在MOS器件的氧化层中产生大量的电子空穴对，在电子和空穴迁移以及复合的作用下形成氧化层陷阱电荷和界面态陷阱电荷，这些陷阱电荷会引起器件的阈值电压漂移、漏电增加以及跨导变化等结果，从而导致MOS器件的性能退化甚至功能失效。对于Flash存储器来说，总剂量效应可能会导致其存储单元阈值电压漂移和电路漏电流的增加、功耗电流增大、读写延迟增大甚至造成芯片不能进行正常擦写和读操作。目前，对于Flash存储电路的抗总剂量辐照加固方法的研究主要集中在工艺和器件制备方面。例如，现有技术对NMOS管使用环形栅结构，器件源区被栅包围，避免了辐射后由于场区寄生沟道造成的漏电。但是，相比于普通条形栅器件，环形栅会占用较多的芯片面积，降低存储阵列的存储密度。尤其对于大规模存储阵列而言，使用环形栅结构器件会严重增加生产成本。因此，亟需发明一种Flash存储电路的抗总剂量辐照加固方法，在不改变存储器器件工艺的条件下，提高存储阵列的抗总剂量辐照能力，提高存储器电路的性能稳定性。发明内容本发明提供的闪存存储电路的抗总剂量辐照加固方法，能够针对现有辐照加固方法的不足，在不改变存储器器件性能和工艺的条件下，提供一种抗总剂量辐照加固方法。本发明提供一种闪存存储电路的抗总剂量辐照加固方法，其中包括：步骤一、提供闪存存储阵列，并增设与所述闪存存储阵列相连的预存逻辑值为“0”的监控存储阵列；步骤二、确定所述监控存储阵列的读取电压，用于向监控存储阵列单元提供栅极电压；步骤三、确定逻辑值变化为“1”的所述监控存储阵列单元的数量阈值；步骤四、在所述闪存存储阵列工作状态下，依次读取所述监控存储阵列单元的读出数据并加合；步骤五、将所述加合结果与所述监控存储阵列单元的数量阈值比较，当所述加合结果小于所述数量阈值时，将所述加合结果清零；当所述加合结果大于或等于所述数量阈值时，刷新所述闪存存储阵列和所述监控存储阵列。可选地，上述闪存存储阵列和所述监控存储阵列均使用译码电路进行译码。可选地，上述监控存储阵列不用于数据存储。可选地，每隔固定时间对上述监控存储阵列进行数据读取。可选地，上述步骤二中，所述监控存储阵列的读取电压介于所述闪存存储阵列的读取电压和所述闪存存储阵列的读取窗口上限电压之间。可选地，上述步骤三中，所述监控存储阵列单元的数量阈值介于总存储单元数量的1％-30％之间。可选地，上述步骤四还包括在读取所述监控存储阵列单元的读出数据后输入放大器和加法器。可选地，上述步骤五中刷新所述监控存储阵列包括将所述监控存储阵列的逻辑值重新还原为逻辑“0”。可选地，上述步骤五中刷新所述闪存存储阵列包括：对所述闪存存储阵列进行数据读取，将读取的数据送到寄存器中，再从所述寄存器重新写回所述闪存存储阵列。本发明实施例提供的闪存存储电路的抗总剂量辐照加固方法，能够通过在闪存存储阵列中设置监控存储阵列，监控总剂量效应对存储阵列的影响，提前发现存储阵列漏电并及时刷新，提高存储阵列的抗总剂量辐照能力。附图说明图1为本发明一实施例的NAND闪存存储电路结构示意图；图2为本发明一实施例的总存储容量占比随MOS管阈值电压Vth的范围变化的示意图；图3为本发明一实施例的存储阵列漏电后的读取窗口示意图；图4为本发明一实施例的闪存存储电路抗总剂量辐照加固方法的流程图。具体实施方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明提供一种用于闪存存储器的抗总剂量辐照加固方法。在闪存存储电路中，包括多个排列成矩阵阵列的MOS管，每个MOS管为一个存储单元，导通或截止分别对应二进制值代码1或0。MOS管中的漏极所接线为位线BL，MOS管中的栅极所接线为字线WL。对于NMOS管，字线WL为高电平时处于导通状态，字线为低电平时处于截止状态；对于PMOS管，字线WL为低电平时处于导通状态，字线为高电平时处于截止状态。其中，SSL为串选择线，SL为连接到MOS管源极的源线。本发明在存储阵列中增设监控存储阵列。监控存储阵列的存储容量为W×B。特别的，W、B的数值与普通存储阵列的容量大小相关。进一步的，监控存储阵列的容量的选择与芯片的面积和监控的准确性相关。监控存储阵列电路与普通存储阵列均通过译码电路以相同方式进行译码。监控存储阵列不用于数据的存储，监控存储单元全部预存逻辑值“0”。并且每隔一段时间对监控存储阵列数据进行监测读取操作。具体的，需要在存储阵列中设置监控存储阵列的位线MBL。图1为本发明的一个实施例的NAND闪存存储电路结构示意图。如图所示，存储阵列包括1024列×4096行成矩阵排列的MOS管，每个MOS为一个存储单元。其中，MOS管中的漏极所接线为位线BL，MOS管中的栅极所接线为字线WL，SSL为串选择线，SL为连接到MOS管源极的源线。优选的，在本发明的一个实施例中，在存储容量为4M的存储阵列中增设监控存储阵列，监控存储阵列容量为1K。典型的，监控存储阵列为1列×1024行的MOS管，并且连接到监控存储阵列的位线MBL。监控存储单元不用于进行存储，全部预置逻辑值“0”。本发明的监测阵列的监测读取操作所加的栅压为电压Vg。电压Vg的设置如图2所示。图2示出了总存储容量占比随MOS管阈值电压Vth的范围变化的示意图，曲线范围为读取窗口的范围。其中，Vth_LL为低阈值电压下限，Vth_LH为低阈值电压上限，Vth_HL为高阈值电压下限，Vth_HH为高阈值上限。监测读取操作所加的栅电压Vg的值介于普通存储阵列的读取电压Vread和读取窗口上限电压Vth_HL之间，由此使得监测读取操作所加的栅电压Vg比Vread电压对存“0”单元的漏电更加敏感。优选的，在本发明的一个实施例中，设定存储阵列的原读取电压Vread＝5.0V，读取窗口为4.2V—6.2V。监测阵列的监测读取操作所加的栅电压Vg介于普通存储阵列的读取电压Vread和读取窗口上限电压Vth_HL之间，由此，设置监控阵列的监测读取电压Vg＝6V。进一步的，当监测读取操作所加的栅电压Vg确定后，根据漏电后的读取窗口，设定控制存储电路刷新操作的读“1”MOS管个数阈值N为：处于在总存储容量的占比范围X％-Y％之间。特别的，X和Y的值视Flash闪存芯片的种类不同而有所不同。典型的，X％-Y％可以取1％-30％之间的范围。图3示出了漏电后的读取窗口的示意图，其中可以根据Vg与漏电后的读取窗口的交点得到总存储容量的占比范围X％-Y％。优选的，在本发明的一个实施例中，确定Vg＝6V后，根据漏电后的读取窗口设定控制存储电路刷新操作的读“1”MOS管个数阈值N为100，其中N在总存储容量的占比范围X％-Y％之内。当Flash存储器处在总剂量辐照的环境下上电工作时，读取监控存储阵列的数据，并将监控存储阵列的数据送至灵敏放大器中。由于监控存储单元不用于存储，初始逻辑值为“0”，当MOS管栅极加监测读取操作栅电压Vg时，监控存储单元全部不导通，灵敏放大器输出为“0”；当有MOS管存储单元导通时，则灵敏放大器输出为“1”，说明存储单元开始漏电。进一步的，将从灵敏放大器输出的数据送到控制电路的加法器中，每次读取到一个MOS管存储单元的数据“1”，加法器增加1。在每一次对监控存储阵列的完整读取操作完成后，对加法器的“1”的个数进行判断，如果加法器“1”的个数小于N时，将加法器的加合结果清零；“1”的个数一旦达到或大于N，则控制电路通知闪存存储阵列和监控存储阵列进行刷新操作。优选的，在本发明的一个实施例中，从灵敏放大器中读出的数据被送到控制电路的加法器中，每次读取到一个“1”数据，加法器增加1。一次对监控存储阵列的完整读取操作完成后，若控制刷新操作的读“1”个数小于100，将加法器的加合结果清零；控制刷新操作的读“1”个数一旦达到或大于100，则控制电路通知闪存存储阵列和监控存储阵列进行刷新。进一步的，随后对存储阵列进行读操作，在灵敏放大器电路中判读上述所读的存储阵列单元存储的数据，读出的数据送到寄存器中，然后重新写回原存储单元，完成一次刷新操作。同时监控存储阵列的数据也重新编程为全“0”。至此完成一次监控存储阵列工作的完整过程。图4示出了本发明一个实施例的闪存存储电路的抗总剂量辐照加固方法的流程图。如图4所示，S41为提供闪存存储阵列，并增设与闪存存储阵列相连的监控存储阵列；S42为确定监控存储阵列的读取电压Vg，并将读取电压提供给监控存储阵列单元；S43为确定逻辑值变化的监控存储单元个数阈值N，典型的，逻辑值变化即为读“1”；S44为在闪存存储阵列工作状态下，读取监控存储阵列单元的读出数据并输入加法器；S45为将加合结果与阈值N比较，当加合结果小于N时，将加合结果清零；当加合结果大于N时，刷新闪存存储阵列和监控存储阵列。本发明提供的实施例能够通过在闪存存储阵列中设置监控存储阵列，监控总剂量效应对存储阵列的影响，提前发现存储阵列漏电并及时刷新，提高存储阵列的抗总剂量辐照能力，保证了器件的稳定性。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

权利要求：1.一种闪存存储电路的抗总剂量辐照加固方法，其特征在于，包括：步骤一、提供闪存存储阵列，并增设与所述闪存存储阵列相连的预存逻辑值为“0”的监控存储阵列；步骤二、确定所述监控存储阵列的读取电压，用于向监控存储阵列单元提供栅极电压；步骤三、确定逻辑值变化为“1”的所述监控存储阵列单元的数量阈值；步骤四、在所述闪存存储阵列工作状态下，依次读取所述监控存储阵列单元的读出数据并加合；步骤五、将所述加合结果与所述监控存储阵列单元的数量阈值比较，当所述加合结果小于所述数量阈值时，将所述加合结果清零；当所述加合结果大于或等于所述数量阈值时，刷新所述闪存存储阵列和所述监控存储阵列。2.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述闪存存储阵列和所述监控存储阵列均使用译码电路进行译码。3.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述监控存储阵列不用于数据存储。4.根据权利权利要求1所述的抗总剂量辐照加固方法，其特征在于，每隔固定时间对所述监控存储阵列进行数据读取。5.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述步骤二中，所述监控存储阵列的读取电压介于所述闪存存储阵列的读取电压和所述闪存存储阵列的读取窗口上限电压之间。6.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述步骤三中，所述监控存储阵列单元的数量阈值介于总存储单元数量的1％-30％之间。7.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述步骤四还包括在读取所述监控存储阵列单元的读出数据后输入放大器和加法器。8.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述步骤五中刷新所述监控存储阵列包括将所述监控存储阵列的逻辑值重新还原为逻辑值“0”。9.根据权利要求1所述的抗总剂量辐照加固方法，其特征在于，所述步骤五中刷新所述闪存存储阵列包括：对所述闪存存储阵列进行数据读取，将读取的数据送到寄存器中，再从所述寄存器重新写回所述闪存存储阵列。

百度查询： 中国科学院微电子研究所 一种闪存存储电路的抗总剂量辐照加固方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD