申请/专利权人：中南大学;山东大学

申请日：2017-10-19

公开（公告）日：2020-06-30

公开（公告）号：CN107729980B

主分类号：G06M1/272(20060101)

分类号：G06M1/272(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.06.30#授权;2018.03.20#实质审查的生效;2018.02.23#公开

摘要：本发明公开一种波形信号自适应计数方法，包括：将波形输入信号进行分频处理，得到的新信号的高电平或低电平为原始信号的整个周期；利用时钟信号对经过分频后的高电平进行计数；对计数求取差值；判断差值绝对值与差值阈值λ的大小；对正常数据进行输出，对非正常数据进行加法运算后，输出正常值；最终得到计数总量。本发明对波形输入信号先进行分频处理，再利用时钟信号对经过分频后的高电平进行计数，再对计数进行分组，按组分别判定计数是否属于正常数据，最后输出想要数据，即得到波形信号自适应计数结果，有效的提升了信号周期计算准确率。

主权项：1.一种波形信号自适应计数方法，其特征在于：所述方法包括如下步骤：步骤一、将波形输入信号进行分频处理，得到的新信号的高电平或低电平为原始信号的整个周期；步骤二、利用时钟信号对经过分频后的高电平进行计数，对计数依次分为N组，每组包含m个计数结果，其中：N为大于等于1的自然数，m取值为8-15；步骤三、对第i组中相邻的两个计数依次求取差值记为ΔTj，i为大于等于1小于等于N的自然数，j为大于等于1且小于等于m-1的自然数；步骤四、判断|ΔTj|与差值阈值λ的大小，若|ΔTj|均小于等于差值阈值λ，则直接将第i组中的计数结果依次输出，否则进入下一步；步骤五、若|ΔTj|大于差值阈值λ，则判定为正常数据，直接将第i组中的正常数据依次输出；若|ΔTj|小于等于差值阈值λ，则判定为非正常数据，进入下一步；步骤六、对非正常数据进行加法运算后，输出正常值，进入下一步；步骤七、取i＝i+1；若i小于等于N，则返回步骤三；若i大于N，则结束。

全文数据：一种波形信号自适应计数方法技术领域[0001]本发明涉及特殊信号测试与检测技术领域，特别是涉及一种波形信号自适应计数方法。背景技术[0002]在地质勘探、通用测试等特殊要求领域，数字式电子计数器具有重要的应用价值。[0003]中国知识产权局网站公布了一种数字式电子计数器（申请号：201110107653.6，包括CPU、显示器模块、信号采集模块、报警模块、实时时钟数据存储模块、键盘、电源模块，所述的CPU分别与显示器模块、信号采集模块、实时时钟数据存储模块、键盘连接，所述的显示器模块与报警模块连接，所述的电源模块分别与CPU、显示器模块、信号采集模块、报警模块、实时时钟数据存储模块、键盘连接。与现有技术相比，本发明具有响应度较高、交直流电两用、耗能低、价格低、无机械碰撞、无磨损、使用寿命长等优点。但是该数字计数器无法针对低频信号的缓慢上升沿进行正确计数，因为在输入的被计数检测的信号上升沿电平在数字计数器的高电平与低电平之间的时候容易造成误判，出现多次高频计数的情况。如FPGA的3•3V接口就容易使被检测上升沿在0•8V至2V之间的上升期被判定为多次波形，而实际这个上升或者下降只是这个被检测计数信号的一个边沿而已。[0004]因为低频信号的上升沿和下降沿都比缓慢，导致这个信号在上升或下降到信号检测数字处理器的高电平或低电平的中间电平的时候，判定此时的电平为1或0,造成计数的错误。[0005]现有技术主要需要大量的硬件检测系统进行波形的上升沿与下降沿检测，否则会导致波形频率检测计数错误。但是引入这些硬件将会带来功耗、成本、设计空间上的大幅度增加，同时还容易导致电平不匹配造成的寿命问题。[0006]因此，开发一种过程精简、操作方便且能适用于数字器件高电平与低电平中间的过渡电平的信号频率计数的方法具有重要意义。发明内容[0007]本发明提供一种波形信号自适应计数方法，针对数字器件高电平与低电平中间的过渡电平而导致的多重计数而产生的错误信息，进行信号频率计数的一种方法，尤其是适用于低功耗、小体积、信号质量高、频率低、正弦波输入等条件下，具体技术方案如下：[0008]一种波形信号自适应计数方法，其特征在于:所述方法包括如下步骤：[0009]步骤一、将波形输入信号进行分频处理，得到的新信号的高电平或低电平为原始信号的整个周期；[0010]步骤二、利用时钟信号对经过分频后的高电平进行计数，对计数依次分为N组，每组包含m个计数结果，其中:N为大于等于1的自然数，m取值为8-15;[0011]步骤三、对第i组中相邻的两个计数依次求取差值记为ATj，i为大于等于1小于等于N的自然数，j为大于等于1且小于等于m-i的自然数；_2]步骤四、判断|ATj|与差值阈值入的大小，若丨ATj丨均小于等于差值阈值将第i组中的计数结果依次输出，否则进入下一步；、[0013]步骤五、若|ATj|大于差值阈值A，则判定为正常数据，直接将第丨组中的正常依次输出;若|ATj|小于等于差值阈值入，则判定为非正常数据，进入下一步；[0014]步骤六、对非正常数据进行加法运算后，输出正常值，进入下一步；’[0015]步骤七、取i=i+l;若i小于等于N，则返回步骤三;若丨大于N，则结束。[0016]以上技术方案中优选的，所述第六步中对非正常数据进行加法运算具体是.[0017]步骤6.丨、将非正常数据中的前e个计数结果进行加和得到和值4，再将和值Qe与最近一个正常数据求取差值pe;其中：e为大于等于2小于等于总非正常数据的数量；[0018]步骤6.2、将差值匕的绝对值与差值阈值入进行比较，若|Pe|大于差值阈值A，则将和值Qe判断为正常值，重新判断正常数据和非正常数据，返回步骤6.1;否则，进入下一步；[0019]步骤6.3、取e=e+l，判断e+1与m的大小，若e+1大于m，则完成加法运算；否则返回步骤6.1。[0020]以上技术方案中优选的，所述差值阈值A为待测信号的最大周期计数数据的9〇_95%〇[0021]以上技术方案中优选的，所述步骤一中的分频处理为二分频处理。[0022]应用本发明的技术方案，效果是：[0023]I本发明可采用原有的硬件，无需增加其他硬件检测系统，既能不增加功耗、成本和设计空间，又能确保电平匹配延长使用寿命。[0024]2、本发明采用波形信号经过运放构成的电压调理模块输入到FPGAaCPLD芯片中进行计数，具体是:波形输入信号先进行分频处理，再利用时钟信号对经过分频后的高电平进行计数，再对计数进行分组，按组分别判定计数是否属于正常数据，最后输出想要数据，即得到波形信号自适应计数结果，有效的提升了信号周期计算准确率。附图说明[0025]图1为本发明实施例1波形信号自适应计数方法的硬件结构示意图；[0026]图2为本发明实施例1的波形信号曲线图；[0027]图3为本发明实施例1的波形信号自适应计数方法的流程图。具体实施方式[0028]下面结合附图对本发明的实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。[0029]实施例1:[0030]—种波形信号自适应计数方法，硬件如图1所示，具体是:波形信号经过运放构成的电压调理模块输入到FPGA现场可编程门阵列）或CPLD复杂可编程逻辑器件芯片中进行计数。[0031]波形信号如图2所示：如果波形上升沿缓慢，频率较低，则用于计数高频的高频计数时钟来计数由于10接口高低电平中间的未定电压vl到V2的区域而产生很多的错误波形计数数据;如果采用低频时钟频率计数能够获得低频输入信号的正确计数数据，但是由于该时钾1目可的珣，比高频的时钟周期还长，导致针对高频信号将无法得到数据。[0032]本实施例采用如下方式进行分析，具体包括如下步骤，详见图3:[0033]步骤一、将波形输入信号进行二分频处理，得到的新信号的高电平或低电平为原始信号的整个周期；[0034]步骤二、利用时钟信号对经过分频后的高电平进行计数，对计数依次分为N组，每组包含m个计数结果，其中:N为大于等于丨的自然数，m取值为5;[0035]步骤三、对第i组中相邻的两个计数依次求取差值记为ATj，i为大于等于丨小于等于N的自然数，j为大于等于1且小于等于m-丨的自然数；_6]步骤四、判断|ATj|与差值阈值X的大小，若|ATj|均小于等于差值阈值A，则直接将第i组中的计数结果依次输出，否则进入下一步；[0037]步骤五、若|ATj|大于差值阈值A，则判定为正常数据，直接将第i组中的正常数据依次输出;若IATj|小于等于差值阈值A，则判定为非正常数据，进入下一步；[0038]步骤六、对非正常数据进行加法运算后，输出正常值，进入下一步;此步骤中的加法运算具体包括以下步骤：[0039]步骤6•1、将非正常数据中的前e个计数结果进行加和得到和值仏，再将和值Qe与最近一个正常数据求取差值Pe;其中：e为大于等于2小于等于总非正常数据的数量；[0040]步骤6.2、将差值Pe的绝对值与差值阈值A进行比较，若|Pe|大于差值阈值X，则将和值Qe判断为正常值，重新判断正常数据和非正常数据，返回步骤6山否则，进入下一步；_1]步骤6_3、取e=e+l，判断㈣与爪的大小，若e+1大于m，则完成加法运算；否则返回步骤6.1;[0042]g骤七、取i=i+l;若i小于等于N，则返回步骤三;若i大于N，则结束。[0043L采用本实施例的技术方案，硬件无需增加新的系统，软件系统可升级;本发明采用波形信号经过运放构成的电压调理模块输入到1^^或^11芯片中进行计数，具体是:波形输入信号先进行分频处理，再利用时钟信号对经过分频后的高电平进行计数，再对计数进行分组，按组分别判定计数是否属于正常数据，最后输出想要数据，即得到波形信号自适应计数结果，有效的提升了彳目号周期计算准确率。[0044]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

权利要求：1.一种波形信号自适应计数方法，其特征在于:所述方法包括如下步骤：步骤一、将波形输入信号进行分频处理，得到的新信号的高电平或低电平为原始信号的整个周期；步骤二、利用时钟信号对经过分频后的高电平进行计数，对计数依次分为N组，每组包含m个计数结果，其中:N为大于等于1的自然数，m取值为8-15;步骤三、对第i组中相邻的两个计数依次求取差值记为ATj，i为大于等于1小于等于N的自然数，j为大于等于1且小于等于m-1的自然数；步骤四、判断|ATj|与差值阈值A的大小，若|ATj|均小于等于差值阈值A，则直接将第i组中的计数结果依次输出，否则进入下一步；步骤五、若|ATj|大于差值阈值X，则判定为正常数据，直接将第i组中的正常数据依次输出；若IATj|小于等于差值阈值X，则判定为非正常数据，进入下一步；步骤六、对非正常数据进行加法运算后，输出正常值，进入下一步；步骤七、取i=i+l;若i小于等于N，则返回步骤三;若i大于N，则结束。2.根据权利要求1所述的波形信号自适应计数方法，其特征在于，所述第六步中对非正常数据进行加法运算具体是：步骤6.1、将非正常数据中的前e个计数结果进行加和得到和值^，再将和值^与最近一个正常数据求取差值Pe;其中：e为大于等于2小于等于总非正常数据的数量；步骤6.2、将差值Pe的绝对值与差值阈值入进行比较，若|pe|大于差值阈值A，则将和值Qe判断为正常值，重新判断正常数据和非正常数据，返回步骤匕丨；否则，进入下一步；步骤6.3、取e=e+l，判断e+1与m的大小，若e+1大于m，则完成加法运算；否则返回步骤6_1。’3.根据权利要求1_2任意一项所述的波形信号自适应计数方法，其特征在于，所述差值阈值X为待测信号的最大周期计数数据的90-95%。4.根据权利要求1所述的波形信号自适应计数方法，其特征在于，所述步骤一中的分颇处理为二分频处理。7

百度查询： 中南大学;山东大学 一种波形信号自适应计数方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD