买专利,只认龙图腾
首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明授权】一种改善锗硅源漏极形貌的制备方法_上海华力微电子有限公司_201711191234.9 

申请/专利权人:上海华力微电子有限公司

申请日:2017-11-24

公开(公告)日:2020-06-30

公开(公告)号:CN107978528B

主分类号:H01L21/336(20060101)

分类号:H01L21/336(20060101);H01L29/08(20060101)

优先权:

专利状态码:有效-授权

法律状态:2020.06.30#授权;2018.05.25#实质审查的生效;2018.05.01#公开

摘要:本发明公开了一种改善锗硅源漏极形貌的制备方法,包括以下步骤:提供一半导体基体,以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构;形成掩膜层;刻蚀出沟槽;在所述掩膜层上形成一氧化物层;将所述氧化物层平坦化,并使所述掩膜层露出;并形成U型凹槽;刻蚀所述U型凹槽;在所述Σ结构凹槽的内部外延生长锗硅源漏极。本方法进行能够显著改善浅槽隔离边界结构区域锗硅生长形貌,增加浅槽隔离边界结构中锗硅对沟道的应力,能够有效提升浅槽隔离边界结构的器件性能,同时还能避免现有结构中容易出现的有源区的电流泄漏问题。

主权项:1.一种改善锗硅源漏极形貌的制备方法,其特征在于,包括以下步骤:S1提供一半导体基体,在所述半导体基体的顶部刻蚀形成第一浅槽隔离结构和第二浅槽隔离结构,以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构;S2在所述栅极结构的顶面和侧面以及所述半导体基体表面形成一掩膜层;S3在所述掩膜层相邻栅极结构之间刻蚀出沟槽并停止于掩膜层中;S4在所述掩膜层上形成一氧化物层;S5将所述氧化物层平坦化,并使所述掩膜层露出;S6在所述掩膜层表面形成一光刻阻挡层,并对所述沟槽位置图案化,并形成U型凹槽;S7去除光刻阻挡层;S8刻蚀所述U型凹槽,并形成不接触到所述第一浅槽隔离结构和第二浅槽隔离结构侧面的Σ结构凹槽;S9在所述Σ结构凹槽的内部外延生长锗硅源漏极;所述第一浅槽隔离结构和第二浅槽隔离结构顶面均设置有栅极结构;完成S6步骤后的所述第一浅槽隔离结构和第二浅槽隔离结构顶面的栅极结构的侧面的掩膜层具有一定厚度,所述掩膜层使刻蚀形成所述Σ结构凹槽时不刻蚀到所述第一浅槽隔离结构和第二浅槽隔离结构的侧面。

全文数据:一种改善锗硅源漏极形貌的制备方法技术领域[0001]本发明涉及一种半导体制备工艺,尤其涉及一种改善锗硅源漏极形貌的制备方法。背景技术[0002]随着集成电路的发展,场效应尺寸越来越小,半导体制造中引入了应力技术来改变沟道中的晶格结构,从而提高沟道中的载流子的迁移率;在32nm以下的工艺中,从现有的研宄来看在沟道上施加拉应力能提高电子的迀移率,而施加压应力则能提高空穴的迁移率。嵌入式锗硅技术被广泛应用以提高PM0S的的性能,嵌入式锗硅技术通过在PM0S在源区和漏区嵌入锗硅材料,能够向沟道区施加压应力,使得PM0S的性能得到显著的提升。[0003]在现有嵌入式锗硅工艺中,是采用如下的制备工艺:提供一半导体基体,在其上面形成浅槽隔离结构和栅极结构,再刻蚀形成U型凹槽后形成I:结构凹槽,在刻蚀成S结构凹槽时会将5:结构凹槽刻蚀到浅槽隔离结构的边界部分,形成浅槽隔离边界结构,如图1所示;浅槽隔离结构(ShallowTrenchIsolation,STI相邻的浅槽隔离边界结构(STI-bounded图1圆圈标注处的生长形貌不足,不利于提高对沟道的应力。因此浅槽隔离边界结构STI-bounded的器件性能提升比较困难。发明内容[0004]本发明为解决现有技术中的上述问题提出的一种能显著改善浅槽隔离边界结构区域锗硅生长形貌,增加浅槽隔离边界结构中锗硅对沟道的应力,能够有效提升浅槽隔离边界结构的器件性能,同时还能避免现有结构中容易出现的有源区漏电问题的改善锗硅源漏极形貌的制备方法。[0005]为实现上述目的,本发明采用以下技术方案:[0006]一种改善锗硅源漏极形貌的制备方法,包括以下步骤:[0007]si提供一半导体基体,在所述半导体基体的顶部刻蚀形成第一浅槽隔离结构和第二浅槽隔离结构,以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构;[0008]S2在所述栅极结构的顶面和侧面以及所述半导体基体表面形成一掩膜层;[0009]S3在所述掩膜层相邻栅极结构之间刻蚀出沟槽并停止于掩膜层中;[0010]S4在所述掩膜层上形成一氧化物层;[0011]S5将所述氧化物层平坦化,并使所述掩膜层露出;[0012]S6在所述掩膜层表面形成一光刻阻挡层,并对所述沟槽位置图案化,并形成U型凹槽;[0013]S7去除光刻阻挡层;[0014]S8刻蚀所述U型凹槽,并形成不接触到所述第一浅槽隔离结构和第二浅槽隔离结构侧面的2结构凹槽;[0015]S9在所述2结构凹槽的内部外延生长锗硅源漏极。[0016]为了进一步优化上述技术方案,本发明所采取的技术措施为:[0017]优选的,所述沟槽为U型沟槽。[0018]优选的,所述第一浅槽隔离结构和第二浅槽隔离结构顶面均设置有栅极结构。[0019]更优选的,所述2:结构凹槽的侧面与所述第一浅槽隔离结构和第二浅槽隔离结构的侧面均不接触。[0020]更优选的,完成S6步骤后的所述第一浅槽隔离结构和第二浅槽隔离结构顶面的栅极结构的侧面的掩膜层具有一定的厚度,所述掩膜层使刻蚀形成所述s结构凹槽时不刻蚀到所述第一浅槽隔离结构和第二浅槽隔离结构的侧面。[0021]优选的,所述掩膜层材质为氮化娃材质。[0022]优选的,所述氧化物层的材质为氧化硅。[0023]优选的,所述第一浅槽隔离结构和第二浅槽隔离结构为倒梯形结构。[0024]优选的,所述S8的刻蚀方法为湿法刻蚀。[0025]优选的,所述湿法刻蚀所用刻蚀溶液为四甲基氢氧化铵。[0026]本发明采用上述技术方案,与现有技术相比,具有如下技术效果:[0027]本方法进行能够显著改善浅槽隔离边界结构区域锗硅生长形貌,增加浅槽隔离边界结构中锗硅对沟道的应力,能够有效提升浅槽隔离边界结构的器件性能,同时还能避免现有结构中容易出现的有源区AA,activearea的电流泄漏问题。附图说明[0028]图1为现有的嵌入式锗硅工艺的锗硅源漏极形貌的剖面示意图;[0029]图2为本发明一种优选实施例中完成步骤S3后的结构剖面示意图;[0030]图3为本发明一种优选实施例中完成步骤S4后的结构剖面示意图;[0031]图4为本发明一种优选实施例中完成步骤S5后的结构剖面示意图;[0032]图5为本发明一种优选实施例中完成步骤S6后的结构剖面示意图;[0033]图6为本发明一种优选实施例中完成步骤S7后的结构剖面示意图;[0034]图7为本发明一种优选实施例中完成步骤38后的结构剖面示意图;[0035]图8为本发明一种优选实施例中完成步骤39后的结构剖面示意图;[0036]图9为本发明一种优选实施例中锗硅源漏极形貌的制作流程示意图;[0037]其中的附图标记为:[0038]1半导体基体;2第一浅槽隔离结构;3第二浅槽隔离结构;4栅极结构;5掩膜层;6沟槽;7光刻阻挡层;8U型凹槽;92:结构凹槽;丨〇氧化物层。具体实施方式[0039]本发明提供了一种改善锗硅源漏极形貌的制备方法。[0040]下面通过具体实施例对本发明进行详细和具体的介绍,以使更好的理解本发明,但是下述实施例并不限制本发明范围。[0041]如图9的流程图所示,本发明公开了一种改善锗硅源漏极形貌的制备方法,包括以下步骤:[0042]如图2所示,S1提供一半导体基体1,在所述半导体基体1的顶部刻蚀形成第一浅槽隔离结构2和第二浅槽隔离结构3,以及至少一个布置在位于第一浅槽隔离结构2和第二浅槽隔离结构3之间的半导体基体1上方的栅极结构4;[0043]S2在所述栅极结构4的顶面和侧面以及所述半导体基体1表面形成一掩膜层5;[0044]S3在所述掩膜层5相邻栅极结构4之间刻蚀出沟槽6并停止于掩膜层5中;所述刻蚀为干法刻蚀;[0045]如图3所示,S4在所述掩膜层5上形成一氧化物层10;所述氧化物层1〇的形成方式为沉积;[0046]如图4所示,S5将所述氧化物层10平坦化,并使所述掩膜层5露出;所述平坦化的方法为化学机械研磨;[0047]如图5所示,S6在所述掩膜层5表面形成一光刻阻挡层7,并对所述沟槽6位置图案化,并形成U型凹槽8;所述光刻阻挡层7的形成方式为沉积,所述图案化的方法为曝光、显影和刻蚀;[0048]如图6所示,S7去除光刻阻挡层7;去除所述光刻阻挡层7的方式为化学机械研磨或湿法去除;[0049]如图7所示,S8刻蚀所述U型凹槽8,并形成不接触到所述第一浅槽隔离结构2和第二浅槽隔离结构3侧面的S结构凹槽9;[0050]如图8所示,S9在所述2结构凹槽9的内部外延生长锗硅源漏极。[0051]进一步的,在一种较佳的实施例中,所述沟槽6为U型沟槽6。[0052]进一步的,在一种较佳的实施例中,所述第一浅槽隔离结构2和第二浅槽隔离结构3顶面均设置有栅极结构4。[0053]再进一步的,在一种较佳的实施例中,所述S结构凹槽9的侧面与所述第一浅槽隔离结构2和第二浅槽隔离结构3的侧面均不接触。[0054]再进一步的,在一种较佳的实施例中,完成S6步骤后的所述第一浅槽隔离结构2和第二浅槽隔离结构3顶面的栅极结构4的侧面的掩膜层5具有一定厚度,所述掩膜层5使刻蚀形成所述5:结构凹槽9时不刻蚀到所述第一浅槽隔离结构2和第二浅槽隔离结构3的侧面。在栅极和基体表面沉积一定厚度的掩膜层O130A;在对掩膜层进行瀑光、显影和蚀刻时,在STI顶部的栅极结构靠近锗硅的浅槽隔离边界结构一侧保留足够厚度的掩膜层;利用栅极侧壁足够厚度的掩膜层,确保在蚀刻基体形成U型凹陷的时候,靠近STI的基体不被蚀刻,有利于后续锗硅的外延生长;[0055]进一步的,在一种较佳的实施例中,所述掩膜层5材质为氮化娃材质。[0056]进一步的,在一种较佳的实施例中,所述氧化物层10的材质为氧化硅。[0057]进一步的,在一种较佳的实施例中,所述第一浅槽隔离结构2和第二浅槽隔离结构3为倒梯形结构。[0058]进一步的,在一种较佳的实施例中,所述S8的刻蚀方法为湿法刻蚀。[0059]再进一步的,在一种较佳的实施例中,所述湿法刻蚀所用刻蚀溶液为四甲基氢氧化铵TMAH。[0060]综上所述,本方法进行能够显著改善浅槽隔离边界结构区域锗硅生长形貌,增加浅槽隔离边界结构中锗硅对沟道的应力,能够有效提升浅槽隔离边界结构的器件性能,同时还能避免现有结构中容易出现的有源区的电流泄漏问题。n[0061]以上对本发明的具体实施例进行了详细描述,但其只是作为范例,本发明并不限制于以上描述的具体实施例。对于本领域技术△员而言,任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此,在不脱离本发明的精神和范围下所作的均等变换和修改,都应涵盖在本发明的范围内。

权利要求:1.一种改善锗硅源漏极形貌的制备方法,其特征在于,包括以下步骤:S1提供一半导体基体,在所述半导体基体的顶部刻蚀形成第一浅槽隔离结构和第二浅槽隔离结构,以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构;S2在所述栅极结构的顶面和侧面以及所述半导体基体表面形成一掩膜层;S3在所述掩膜层相邻栅极结构之间刻蚀出沟槽并停止于掩膜层中;S4在所述掩膜层上形成一氧化物层;S5将所述氧化物层平坦化,并使所述掩膜层露出;S6在所述掩膜层表面形成一光刻阻挡层,并对所述沟槽位置图案化,并形成U型凹槽;S7去除光刻阻挡层;S8刻蚀所述U型凹槽,并形成不接触到所述第一浅槽隔离结构和第二浅槽隔离结构侧面的2结构凹槽;S9在所述2结构凹槽的内部外延生长锗硅源漏极。2.根据权利要求1所述的改善锗硅源漏极形貌的制备方法,其特征在于,所述沟槽为U型沟槽。3.根据权利要求1所述的改善锗硅源漏极形貌的制备方法,其特征在于,所述第一浅槽隔离结构和第二浅槽隔离结构顶面均设置有栅极结构。4.根据权利要求3所述的改善锗硅源漏极形貌的制备方法,其特征在于,所述5:结构凹槽的侧面与所述第一浅槽隔离结构和第二浅槽隔离结构的侧面均不接触。5.根据权利要求3所述的改善锗硅源漏极形貌的制备方法,其特征在于,完成S6步骤后的所述第一浅槽隔离结构和第二浅槽隔离结构顶面的栅极结构的侧面的掩膜层具有一定厚度,所述掩膜层使刻蚀形成所述S结构凹槽时不刻蚀到所述第一浅槽隔离结构和第二浅槽隔离结构的侧面。6.根据权利要求1所述的改善锗硅源漏极形貌的制备方法,其特征在于,所述掩膜层材质为氮化硅材质。7.根据权利要求1所述的改善锗硅源漏极形貌的制备方法,其特征在于,所述氧化物层的材质为氧化硅。8.根据权利要求1所述的改善锗硅源漏极形貌的制备方法,其特征在于,所述第一浅槽隔离结构和第二浅槽隔离结构为倒梯形结构。9.根据权利要求1所述的改善锗硅源漏极形貌的制备方法,其特征在于,所述S8的刻蚀方法为湿法刻蚀。10.根据权利要求9所述的改善锗硅源漏极形貌的制备方法,其特征在于,所述湿法刻蚀所用刻蚀溶液为四甲基氢氧化铵。

百度查询: 上海华力微电子有限公司 一种改善锗硅源漏极形貌的制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。

相关技术
相关技术
相关技术
相关技术