申请/专利权人：富士电机株式会社

申请日：2017-05-24

公开（公告）日：2020-07-03

公开（公告）号：CN108604855B

主分类号：H02M1/08(20060101)

分类号：H02M1/08(20060101);H02M1/32(20070101);H02M7/5387(20070101)

优先权：["20160713 JP 2016-138109"]

专利状态码：有效-授权

法律状态：2020.07.03#授权;2018.10.26#实质审查的生效;2018.09.28#公开

摘要：本发明提供将向可编程电路输入的程序控制信号作为一个系统而实现小型化的功率模块。功率模块10将内置的高端侧用可编程电路12和低端侧用可编程电路13进行菊花链连接，并且设置为对于高端侧用可编程电路12和低端侧用可编程电路13共用向功率模块10输入的作为程序控制信号的JTAG控制信号的一个系统。在高端侧用可编程电路12的输入输出位置设置电平转换器14，将向功率模块10输入的程序控制信号在以低端侧电路LS的接地端子GND的电位为基准的信号和以高端侧电路HS的基准电位端子VS的电位为基准的信号之间相互地进行电平转换。

主权项：1.一种功率模块，其特征在于，具备：半桥连接的高端侧的第一开关元件和低端侧的第二开关元件；集成电路，其具有驱动所述第一开关元件的高端侧电路和驱动所述第二开关元件的低端侧电路；高端侧用可编程电路，其能够任意地构成在所述高端侧电路中使用的第一逻辑功能或者参数；以及低端侧用可编程电路，其能够任意地构成在所述低端侧电路中使用的第二逻辑功能或者参数，所述集成电路具有：写入端口，其供向所述高端侧用可编程电路和所述低端侧用可编程电路写入的程序控制信号用的一个系统的数据输入；以及内部配线，其连接于所述写入端口而将所述高端侧用可编程电路和所述低端侧用可编程电路进行菊花链连接；所述内部配线具有：低端侧的信号系统，其连接于所述低端侧用可编程电路；高端侧的信号系统，其连接于所述高端侧用可编程电路；以及电平转换器，其连接所述低端侧的信号系统和所述高端侧的信号系统。

全文数据：功率模块技术领域[0001]本发明涉及功率模块，该功率模块具备半桥连接的开关元件和驱动这些开关元件的驱动电路，并且能够任意设定驱动电路的逻辑功能或者参数。背景技术[0002]在工业用电机的驱动装置、伺服用电源装置等中，使用通过对半桥连接而得的开关元件进行导通截止控制而动作的功率模块。在功率模块中，作为驱动半桥连接而得的开关元件的控制用集成电路，使用高耐压集成电路（以下，称作HVIC:HighVoltageIntegratedCircuitoHVIC具有控制半桥电路的上位侧的开关元件的高端侧电路和控制下位侧的开关元件的低端侧电路，上位侧和下位侧的半导体元件两者能够通过1个1C进行驱动。[0003]在这样的HVIC中，要求可以任意设定半桥电路和低端侧电路的逻辑动作或者参数。例如，作为功率模块的保护功能，具有保护电源电压的下降、过电流和过热的功能，但要求希望在检测到电压下降、过电流或过热时能够改变输出警报的优先顺位。另外，还要求能够适当改变检测电压下降、过电流或过热的阈值。[0004]这样的要求能够通过如下方式实现，在功率模块中具备可编程电路，向该可编程电路写入形成逻辑功能的数据或者构成阈值的参数数据。已知这样的可编程电路在将接地作为基准电位的同时，在与其它电路绝缘或进行电压电平的转换的情况下，使用电平转换电路例如，参照专利文献1。另外，在记载于专利文献1的电路中，对于向可编程电路的程序数据的写入使用JTAGJointTestActionGroup:联合测试行动小组接口。[000S]但是，在功率模块中，与高端侧电路连接的高端侧用可编程电路将半桥的中点作为基准电位，与低端侧电路连接的低端侧用可编程电路将接地作为基准电位。特别地，通过使2个开关元件互补地导通截止，从而使高端侧电路和高端侧用可编程电路的基准电位在〇伏V和电源电压例如数百v之间变化。另一方面，虽然记载于专利文献丨的装置的写入电路为对象的可编程电路的电源系统不同于写入电路的电源系统，但都为一个系统，并且基准电位不像功率模块的高端侧电路那样时时刻刻发生变化。因此，高端侧用可编程电路和低端侧用可编程电路无法使用记载于专利文献1的电路结构那样的写入电路。也就是说，功^模块需要单独具备用于高端侧用可编程电路的写入电路和用于低端侧用可编程电路的写入电路。并且，高端侧的基准电位有时成为非常高的电压，因此高端侧的写入电路和低端侧的写入电路需要设置为物理地隔离。[0006]现有技术文献[0007]专利文献[000S]专利文献1:日本专利公开2014-515843号公报第0078段、第0087段、图2发明内容[0_]技术问题[0010]但是，在上述的功率模块中，需要将程序、数据的写入电路在高端侧和低端侧分别设置，写入电路为2个，因此写入端口也需要分成2个系统，这会导致功率模块大型化、高成本化的问题。[0011]鉴于上述问题，本发明的目的在于提供将向可编程电路输入的程序控制信号设为一个系统而实现小型化的功率模块。[0012]技术方案[0013]在本发明中，为了解决上述问题，提供一种功率模块，其具备:半桥连接的高端侧的第一开关元件和低端侧的第二开关元件;集成电路，其具有驱动上述第一开关元件的高端侧电路和驱动上述第二开关元件的低端侧电路；高端侧用可编程电路，其能够任意地构成在上述高端侧电路中使用的第一逻辑功能或者参数；以及低端侧用可编程电路，其能够任意地构成在上述低端侧电路中使用的第二逻辑功能或者参数。上述集成电路具有:写入端口，其供向上述高端侧用可编程电路和上述低端侧用可编程电路写入的程序控制信号用的一个系统的数据输入；内部配线，其将上述高端侧用可编程电路和上述低端侧用可编程电路进行菊花链连接；以及电平转换器，其设置在与上述高端侧用可编程电路连接的上述内部配线，且用于连接低端侧的信号系统和高端侧的信号系统。[0014]发明效果[0015]上述结构的功率模块将向可编程电路输入的信号设为一个系统，并且构成使用电平转换器的菊花链，由此具有能够使功率模块小型化的优点。[0016]本发明的上述目的和其它目的、以及特征和优点通过作为本发明的示例而表示优选实施方式的与附图关联的以下的说明而变得更加清楚。附图说明[0017]图1是表示本发明的功率模块的构成的电路图。[0018]图2是表示第一实施方式的功率模块的构成例的电路图。[0019]图3是表示关注于JTAG控制信号的信号线的连接关系的图。[0020]图4是表示高端侧电路和低端侧电路的基准电位的关系的波形图。[0021]图5是表示第二实施方式的功率模块的构成例的电路图。[0022]图6是表示第三实施方式的功率模块的构成例的电路图。[0023]图7是表示第四实施方式的功率模块的构成例的电路图。[0024]图8是表示第一实施方式〜第四实施方式的功率模块的变形例的图。[0025]符号说明[0026]10、10a、10b、10c:功率模块[0027]11：HVIC[0028]12:高端侧用可编程电路[0029]12a:逻辑单元[0030]13:低端侧用可编程电路[0031]13a:逻辑单元[0032]14:电平转换器[0033]15:稳压器LUUJ4」此：咼粞测涉i动电路[0035]17:稳压器[0036]18:低端侧控制电路[0037]I9:微分脉冲发生器[0038]20:控制电路[0039]21:JTAG信号控制电路[0040]AND1-AND5:逻辑积电路[0041]C1H、C1L:电容[0042]D1-D6:二极管[0043]GND:接地端子[0044]H0:输出端子[0045]HS:高端侧电路[0046]HV:高压电源[0047]INV1-INV4:反相器[0048]I〇H、IOL:输入输出总线[0049]L0:输出端子[0050]LS:低端侧电路[0051]MN1-MN5、MP1:晶体管[0052]R1-R6:电阻[0053]VB、VCC:电源端子[0054]V5H、V5L:电源供给端子[0055]VCCH、VCCL:电源[0056]VS:基准电位端子[0057]XMH、XML:开关元件[0058]1:〇1^、1：1113、七^、13〇:端子具体实施方式[0059]以下，参照附图详细说明本发明实施方式。应予说明，各实施方式可以在不矛盾的范围内对多个实施方式进行部分地组合而进行实施。[0060]图1是表示本发明的功率模块的构成的电路图。[0061]本发明的功率模块10具备:半桥连接的开关元件XMH、XML、HVIC11、高端侧用可编程电路12、低端侧用可编程电路13和电源VCCH、VCCL。[0062]这里，开关兀件XMH、XML使用MOSFETMetal-Oxide-SemiconductorFieldEffectTransistor:金属氧化物半导体场效应晶体管），但也可以为其它功率开关元件。开关元件XMH的漏极端子与高压电源HV的阳极端子连接，开关元件XML的源极端子与高压电源HV的阴极端子和HVIC11的接地端子GND连接。[0063]HVIC11具有高端侧电路HS和低端侧电路LS。高端侧电路HS为驱动上位侧的开关元件XMH的电路，具有与开关元件XMH的栅极端子连接的输出端子H0。高端侧电路HS还具有与电源VCCH的阳极端子连接的电源端子VB、与电源VCCH的阴极端子连接的基准电位端子VS，基准电位端子VS与开关元件XMH、XML的共用的连接点连接。低端侧电路LS是驱动下位侧的开关元件XML的电路，具有与开关元件XML的栅极端子连接的输出端子l〇。低端侧电路LS还具有与电源VCCL的阳极端子连接的电源端子VCC、与电源VCCL的阴极端子连接的接地端子GND。[0064]高端侧用可编程电路12通过输入输出总线IOH与高端侧电路HS连接。高端侧电路HS的电源供给端子V5H和基准电位端子VS与高端侧用可编程电路12的两个供电端子和电容C1H的两个端子连接。低端侧用可编程电路13通过输入输出总线IOL与低端侧电路LS连接。低端侧电路LS的电源供给端子V5L和接地端子GND与低端侧用可编程电路13的两个供电端子和电容C1L的两个端子连接。[0065]功率模块10的HVIC11的低端侧电路LS通过从控制电路20接收高端侧控制用的信号HIN和低端侧控制用的信号LIN的信号线进行连接。另外，功率模块1〇具有接收写入到高端侧用可编程电路12和低端侧用可编程电路13的程序控制信号用的数据的写入端口，经由该写入端口使低端侧电路LS和控制电路2〇连接。程序控制信号为例如JTAG控制信号，低端侧电路LS和控制电路20通过收发信号TMSTestModeSelect:测试模式选择）、TCKTestClock:测试时钟）、TDITestDataIn:测试数据输入和TDOTestDataOut:测试数据输出）的4条信号线连接。另外，连接有这些4条信号线的端子是1套系统的写入端口。[0066]HVICl1的高端侧电路HS和低端侧电路LS通过传递相当于高端侧控制用的信号HIN的信号SET、RESET的信号线连接。高端侧电路HS和低端侧电路LS还通过传递相当于信号丁1^、10301、了00的信号肌13、取0、1^1、肌00的信号线连接。在低端侧电路1^设有电平转换器，该电平转换器使信号11\^、10、101、100电平升高而生成信号1〇^、111'0、則11、抓00，并且使从高端侧电路HS接收的信号HTD0电平降低。[0067]根据该功率模块10,通过控制电路20进行向高端侧用可编程电路12和低端侧用可编程电路13的数据的写入或者改写。即，从控制电路20向功率模块10输入的信号TMS、TCK被直接供给到低端侧用可编程电路13,进行了电平转换的信号HTMS、HTCK被供给到高端侧用可编程电路12。信号TCI被直接供给到低端侧用可编程电路13，进行了电平转换的信号HTDI被供给到高端侧用可编程电路12。信号TD0从低端侧用可编程电路13被直接输出，信号HTD0从筒端侧用可编程电路12被输出。[0068]高端侧用可编程电路12和低端侧用可编程电路13的程序控制信号被以菊花链形的方式传送下去。即，从控制电路20输入的信号TDI被电平转换为信号HTDI而被输入到高端侧用可编程电路12,从高端侧用可编程电路12输出的信号HTD0通过电平转换器被电平转换而被输入到低端侧用可编程电路13,低端侧用可编程电路13输出信号TD0。或者，从控制电路20输入的信号TDI被输入到低端侧用可编程电路13,从低端侧用可编程电路13输出的信号TD0被电平转换为信号HTDI而被输入到高端侧用可编程电路12,从高端侧用可编程电路12输出的信号HTD0被电平转换而成为信号TD0。[0069]另外，功率模块10若从控制电路20接收信号HIN，则该信号HIN被转换为信号SET、RESET而被输入到高端侧电路HS，高端侧电路HS基于信号SET、RESET生成栅极驱动信号。该栅极驱动信号从输出端子H0输出而供给到开关元件XMH的栅极端子，对开关元件XMH进行导通截止控制。另一方面，若从控制电路20接收信号LIN，则该信号LIN被输入到低端侧电路LS，低端侧电路LS基于信号LIN生成栅极驱动信号。该栅极驱动信号从输出端子L0输出而供给到开关元件XML的栅极端子，对开关元件XML进行导通截止控制。[0070]图2是表示第一实施方式的功率模块的构成例的电路图，图3是表示关注到JTAG控制信号的信号线的连接关系的图，图4是表示高端侧电路和低端侧电路的基准电位的关系的波形图。应予说明，在图2和图3中，对与图1所示的构成要素相同或等同的构成要素标注相同的符号并省略其详细说明。[0071]如图2所示，第一实施方式的功率模块10的HVIC11具有高端侧电路HS和低端侧电路LS。在高端侧电路HS和低端侧电路LS的连接部形成有用于连接高端侧的信号系统和低端侧的信号系统的电平转换器14。[0072]高端侧电路HS具有:与电源端子VB连接而根据电源VCCH的电压生成5V的电压的5V稳压器15;将开关元件XMH的栅极驱动信号输出到输出端子H0的高端侧驱动电路16;以及反相器INV1-INV4。[0073]高端侧驱动电路16经由输入输出总线I0H与高端侧用可编程电路12连接。该高端侧用可编程电路12例如由能够任意设定逻辑功能或者参数的FPGAFieldprogrammableGateArray:现场可编程门阵列）构成。高端侧用可编程电路12的端子tms、tck、tdi与高端侧电路HS的反相器INV1、INV2、INV3的输出端子连接。高端侧用可编程电路12的端子tdo与高端侧电路HS的反相器INV4的输入端子连接。高端侧用可编程电路12具有与端子tdi、tdo连接并能够构成期望的逻辑功能等的逻辑单元12a。在该逻辑单元12a中，例如根据从端子tdi接收的数据来写入内置于高端侧驱动电路16的保护电路的检测阈值参数），被写入的参数在通常动作时通过输入输出总线I0H被传送到高端侧驱动电路16。高端侧用可编程电路12与电源供给端子V5H和高端侧的基准电位端子VS连接而由5V稳压器15供电。[0074]低端侧电路LS具有:与电源端子VCC连接而根据电源VCCL的电压生成5V的电压的5V稳压器17、低端侧控制电路18和微分脉冲发生器19。[0075]低端侧控制电路18经由输入输出总线10L与低端侧用可编程电路13连接。该低端侧用可编程电路13例如由FPGA构成。低端侧用可编程电路13的端子tms、tck、tdi、tdo被连接到与设置在低端侧电路LS的JTAG控制信号的写入端口的对应的信号线。低端侧用可编程电路I3具有与端子tdi、tdo连接并能够构成期望的逻辑功能等的逻辑单元13a。在该逻辑单元13a中，例如根据从端子tdi输入的数据来写入内置于低端侧控制电路18的保护电路的检测阈值参数），被写入的参数在通常动作时通过输入输出总线I0L被传送到低端侧控制电路I8。低端侧用可编程电路I3与电源供给端子V5L和作为低端侧的基准电位的接地端子GND连接而由5V稳压器17供电。[0076]低端侧控制电路18接收信号HIN、LIN，基于信号LIN向输出端子L0输出开关元件XML的栅极驱动信号，并且将信号HIN输出到微分脉冲发生器19。微分脉冲发生器19接收信号HIN而在信号HIN的上升沿的时刻输出信号SET，在信号HIN的下降沿的时刻输出信号RESET。[0077]电平转换器14具有高耐压的晶体管MN1-MN5、MP1、电阻Rl-R6和二极管D1-D6。晶体管MN1、MN2的栅极端子与微分脉冲发生器丨9的输出端子连接，漏极端子与高端侧驱动电路16连接，源极端子与接地端子GND连接。晶体管MN1的漏极端子与电阻R1的一端和二极管D1的阴极端子连接，电阻R1的另一端与高端侧电路HS的电源连接，二极管D1的阳极端子与高端侧电路HS的基准电位端子VS连接。晶体管MN2的漏极端子与电阻R2的一端和二极管D2的阴极端子连接，电阻R2的另一端与高端侧电路HS的电源连接，二极管D2的阳极端子与高端侧电路HS的基准电位端子VS连接。[0078]晶体管MN3的栅极端子与通过低端侧电路LS接收信号TMS的端子连接，漏极端子与高端侧电路HS的反相器INV1的输入端子连接，源极端子与接地端子GND连接。晶体管丽3的漏极端子与电阻R3的一端和二极管D3的阴极端子连接，电阻R3的另一端与高端侧电路HS的电源连接，二极管D3的阳极端子与高端侧电路HS的基准电位端子VS连接。[0079]晶体管MN4的栅极端子与通过低端侧电路LS接收信号TCK的端子连接，漏极端子与高端侧电路HS的反相器INV2的输入端子连接，源极端子与接地端子GND连接。晶体管MN4的漏极端子与电阻R4的一端和二极管D4的阴极端子连接，电阻R4的另一端与高端侧电路HS的电源连接，二极管D4的阳极端子与高端侧电路HS的基准电位端子VS连接。[0080]晶体管MN5的栅极端子与通过低端侧电路LS接收信号TDI的端子连接，漏极端子与高端侧电路HS的反相器INV3的输入端子连接，源极端子与接地端子GND连接。晶体管順5的漏极端子与电阻R5的一端和二极管D5的阴极端子连接，电阻R5的另一端与高端侧电路HS的电源连接，二极管D5的阳极端子与高端侧电路HS的基准电位端子VS连接。[0081]晶体管MP1的栅极端子与高端侧电路HS的反相器INV4的输出端子连接，源极端子与高端侧电路HS的电源连接，漏极端子与低端侧用可编程电路13的端子tdi连接。晶体管MP1的漏极端子与电阻R6的一端和二极管D6的阴极端子连接，电阻R6的另一端和二极管D6的阳极端子与低端侧电路LS的接地端子GND连接。[0082]这里，说明JTAG的信号线与高端侧用可编程电路12和低端侧用可编程电路13的连接关系。如图3所示，JTAG控制信号的信号TMS、TCK并行地向高端侧用可编程电路12和低端侧用可编程电路13传送。其中，信号TMS、TCK经由电平转换器14输入到高端侧用可编程电路12。信号TDI串行地被传送到利用内部配线而以菊花链方式连接的高端侧用可编程电路12和低端侧用可编程电路13此时逻辑单元12a、13a保持被输入的数据基本不变而在动作所需的时钟延迟的时刻输出），从低端侧用可编程电路13输出信号TD0。在此情况下，向高端侧用可编程电路12的输入输出也经由电平转换器14进行。[0083]在以上的构成的功率模块10中，若向低端侧控制电路18输入信号HIN，则该信号HIN被输入到微分脉冲发生器19,这里，在信号HIN的上升沿和下降沿的时刻输出微分脉冲。这些微分脉冲分别输入到晶体管MN1、MN2的栅极端子，从漏极端子分别作为信号SET、RESET输出，输入到高端侧驱动电路16。在高端侧驱动电路16中，根据信号SET、RESET恢复开关元件XMH的栅极信号，并从输出端子H0输出。另一方面，在向低端侧控制电路18输入信号LIN的情况下，该信号LIN从输出端子L0作为开关元件XML的栅极信号输出。[0084]开关元件XMH、XML进行开关动作时的基准电位端子VS的电位的变化如图4所示。即，在高端侧的开关元件XMH截止、低端侧的开关元件XML导通时，基准电位端子VS与接地端子GND的电位大致相等。因此，高端侧用可编程电路12的电源电压，g卩电源供给端子V5H的电压与接地基准的低端侧电路LS中的电源供给端子V5L的电压大致相等。[0085]在高端侧的开关元件XMH导通、低端侧的开关元件XML截止时，基准电位端子VS与高压电源HV的电压大致相等。在该实施方式中，该高压电源HV低于1200V，例如假定为400V左右的电压。因此，高端侧用可编程电路12的电源电压，即电源供给端子V5H的电压从接地基准看，成为比基准电位端子VS高5V的电压。因此，对于以接地基准被输入的JTAG控制信号向高端侧用可编程电路12输入输出来说，需要电平转换器14。[0086]图5是表示第二实施方式的功率模块的构成例的电路图。在该图5中，对与图2所示的构成要素相同或等同的构成要素标注相同的符号并省略详细说明。[0087]与第一实施方式的功率模块10相比，第二实施方式的功率模块l〇a对基于JTAG控制信号的写入的时刻进行了限定。即，在第一实施方式的功率模块10中，基于JTAG控制信号的写入或者改写可以在任意时刻进行。与此相对地，在第二实施方式的功率模块1〇£1中，仅在高端侧的基准电位端子VS低时，能够进行基于JTAG控制信号的写入。因此，HVIC11的低端侧电路LS具备JTAG信号控制电路21作为控制传送JTAG控制信号的时刻的传送时刻控制电路。[0088]JTAG信号控制电路21具有逻辑积电路AND1-AND5。以逻辑积电路AND1的负逻辑输入端子接收信号HIN，逻辑积电路AND1的正逻辑输入端子接收信号LIN的方式构成，逻辑积电路AND1的输出端子与逻辑积电路AND2-AND5的一个输入端子连接。以逻辑积电路AND2的另一输入端子接收信号TMS的方式构成，逻辑积电路AND2的输出端子与晶体管MN3的栅极端子连接。以逻辑积电路AND3的另一输入端子接收信号TCK的方式构成，逻辑积电路AND3的输出端子与晶体管MM的栅极端子连接。以逻辑积电路AND4的另一输入端子接收信号TDI的方式构成，逻辑积电路AND4的输出端子与晶体管MN5的栅极端子连接。以逻辑积电路AND5的另一个输入端子接收信号HTDO的方式构成，逻辑积电路AND5的输出端子与低端侧用可编程电路13的^5子力1:1连接。[0089]JTAG信号控制电路21在信号HIN为低L电平、信号LIN为高H电平时，逻辑积电路AND1的输出端子成为H电平，H电平的信号输入到逻辑积电路AND2-AND5的一个输入端子。由此，逻辑积电路AND2-AND4允许信号TMS、TCK、I'DI的传送，逻辑积电路AND5允许信号HTD0的传送。即，JTAG信号控制电路21能够使数据写入高端侧用可编程电路12和低端侧用可编程电路13。[0090]在除信号HIN为L电平且信号LIN为H电平的条件以外时，逻辑积电路AND1的输出端子成为L电平，因此逻辑积电路AND2-AND5禁止信号的传送。即，JTAG信号控制电路21禁止数据向高端侧用可编程电路12和低端侧用可编程电路13的写入。[0091]由此，仅在高端侧的基准电位端子VS低时，能够进行JTAG控制信号的数据的写入。向高端侧用可编程电路12和低端侧用可编程电路13的写入由于在基准电位都为与接地相同电位时通过接地基准的信号进行，因此能够安全并且可靠地进行。[0092]应予说明，在此情况下，在基准电位端子VS与高压电源HV的电压大致相等时，不使低端侧的信号系统和高端侧的信号系统直接连接，因此需要电平转换器14。_[0093]图6是表示第三实施方式的功率模块的构成例的电路图。在该图6中，对与图5所示的构成要素相同或等同的构成要素标注相同的符号并省略详细说明。[0094]第三实施方式的功率模块l〇b与第二实施方式的功率模块l〇a相比使写入时的条件相反。因此，在该功率模块10b的HVIC11中，JTAG信号控制电路21中的逻辑积电路AND1以在正逻辑输入端子接收信号HIN，在负逻辑输入端子接收信号LIN的方式构成。[0095]在该第三实施方式中，仅在信号HIN为H电平的期间进行向高端侧用可编程电路I2和低端侧用可编程电路13的写入。此时，为了使信号相对于高端侧用可编程电路12进行输入输出而使电平转换器14有效地工作。[0096]图7是表示第四实施方式的功率模块的构成例的电路图。在该图7中，对与图5所示的构成要素相同或等同的构成要素标注相同的符号并且省略详细的说明。[0097]第四实施方式的功率模块10c将向高端侧用可编程电路12和低端侧用可编程电路13写入时的条件设为信号HIN、LIN为L电平时。因此，在该功率模块10c的HVIC11中，JTAG信号控制电路21中的逻辑积电路AND1以在2个负逻辑输入端子接收信号HIN、LIN的方式构成。[0098]在该第四实施方式中，向高端侧用可编程电路12和低端侧用可编程电路13的写入在信号mN、LIN的输入都为低电平且开关元件XMH、XML不进行开关动作时进行。因此，在开关元件XMH、XML的开关动作时不传送JTAG控制信号，因此能够不受到开关噪音的影响地安全地写入。[0099]图8是表示第一实施方式至第四实施方式的功率模块的变形例的图。在该图8中，对与图3所示的构成要素相同或等同的构成要素标注相同的符号并省略详细说明。[0100]根据该图8所示的变形例，向高端侧用可编程电路12和低端侧用可编程电路13的写入的顺序与第--第四实施方式的功率模块10、103、101、10；的情况相反。即，信号了01先传送到低端侧用可编程电路13,接着，经由电平转换器14传送到高端侧用可编程电路12。[0101]此时，在低端侧电路LS使用JTAG信号控制电路21的情况下，写入端口的信号roi被输入到低端侧用可编程电路13的端子tdi。另外，低端侧用可编程电路13的端子tdo与逻辑积电路AND4的输入端子连接，逻辑积电路AND5的输出端子的信号成为写入端口的信号1D0。[0102]该变形例的构成仅是向高端侧用可编程电路12和低端侧用可编程电路13的写入顺序相反，而在动作方面与第一〜第四实施方式的功率模块10、10a、10b、10c相同。[0103]应予说明，表示了本实施例的程序控制信号使用JTAG控制信号的情况，但也可以使用代替JTAG控制信号的程序控制信号。另外，代替JTAG控制信号的程序控制信号可以为4条以上，或者也可以为4条以下。[0104]对于上述仅表示了本发明的原理。进而，本领域技术人员可以进行很多变形、变更，本发明不限于上述表示说明的正确的结构和应用例，对应的全部变形例和等同物可以被认为是基于权利要求和其等同物的本发明的范围。

权利要求：1.一种功率模块，其特征在于，具备：半桥连接的高端侧的第一开关元件和低端侧的第二开关元件；集成电路，其具有驱动所述第一开关元件的高端侧电路和驱动所述第二开关兀件的低端侧电路；高端侧用可编程电路，其能够任意地构成在所述高端侧电路中使用的第一逻辑功能或者参数;以及低端侧用可编程电路，其能够任意地构成在所述低端侧电路中使用的第二逻辑功能或者参数，所述集成电路具有：写入端口，其供向所述高端侧用可编程电路和所述低端侧用可编程电路写入的程序控制信号用的一个系统的数据输入；内部配线，其将所述高端侧用可编程电路和所述低端侧用可编程电路进行菊花链连接；以及电平转换器，其设置在与所述高端侧用可编程电路连接的所述内部配线，且用于连接低端侧的信号系统和高端侧的信号系统。2.根据权利要求1记载的功率模块，其特征在于，所述写入端口设置在所述集成电路的所述低端侧电路，且构成为输入到所述写入端口的写入或者改写的数据经由所述电平转换器被传送到所述高端侧用可编程电路，并且从所述低端侧用可编程电路输出与向所述高端侧用可编程电路传送的数据对应的数据。3.根据权利要求1记载的功率模块，其特征在于，所述写入端口设置在所述集成电路的所述低端侧电路，且构成为输入到所述写入端口的写入或者重写的数据被传送到所述低端侧用可编程电路，并且从所述高端侧用可编程电路经由所述电平转换器输出与向所述低端侧用可编程电路传送的数据对应的数据。4.根据权利要求1记载的功率模块，其特征在于，所述低端侧电路具有传送时刻控制电路，该传送时刻控制电路控制将输入到所述写入端口的写入或者改写的数据传送到所述高端侧用可编程电路和所述低端侧用可编程电路的时刻。5.根据权利要求4记载的功率模块，其特征在于，所述传送时刻控制电路仅在所述低端侧电路输入使所述第一开关元件导通并且使所述第二开关元件截止的控制信号的期间，允许向所述高端侧用可编程电路和所述低端侧用可编程电路写入或者改写的数据的传送。6.根据权利要求4记载的功率模块，其特征在于，所述传送时刻控制电路仅在所述低端侧电路输入使所述第一开关元件截止并且使所述第二开关元件导通的控制信号的期间，允许向所述高端侧用可编程电路和所述低端侧用可编程电路写入或者改写的数据的传送。7.根据权利要求4记载的功率模块，其特征在于，所述传送时刻控制电路仅在所述彳氏端侧电路输入使所述第一开关元件和所述第二开关元件截止的控制信号的期间，允许向所述高端侧用可编程电路和所述低端侧用可编程电路写入或者改写的数据的传送。

百度查询： 富士电机株式会社 功率模块

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD