申请/专利权人:威锋电子股份有限公司
申请日:2020-03-26
公开(公告)日:2020-07-17
公开(公告)号:CN111428283A
主分类号:G06F21/76(20130101)
分类号:G06F21/76(20130101);G06F21/75(20130101);G06F11/30(20060101)
优先权:["20200227 TW 109106408"]
专利状态码:有效-授权
法律状态:2023.05.09#授权;2020.08.11#实质审查的生效;2020.07.17#公开
摘要:一种硬件木马抑制装置及其操作方法。硬件木马抑制装置被配置于第一电路的输出端与第二电路的输入端之间的数据传输路径中。硬件木马抑制装置包括多路复用器、任意图案发生器以及监控电路。多路复用器的第一输入端耦接至第一电路的输出端。多路复用器的输出端耦接至第二电路的输入端。任意图案发生器耦接至多路复用器的第二输入端,以提供伪随机数据。监控电路耦接至多路复用器的控制端。监控电路被配置为监视数据传输路径的数据活动情况,以及依照数据活动情况来控制多路复用器的路由。
主权项:1.一种硬件木马抑制装置,被配置于一第一电路的一输出端与一第二电路的一输入端之间的一数据传输路径中,该硬件木马抑制装置包括:一多路复用器,其中该多路复用器的一第一输入端被配置为耦接至该第一电路的该输出端,以及该多路复用器的一输出端被配置为耦接至该第二电路的该输入端;一任意图案发生器,耦接至该多路复用器的一第二输入端以提供一伪随机数据;以及一监控电路,耦接至该多路复用器的一控制端,被配置为监视该数据传输路径的一数据活动情况,以及依照该数据活动情况来控制该多路复用器的路由。
全文数据:
权利要求:
百度查询: 威锋电子股份有限公司 硬件木马抑制装置及其操作方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。