申请/专利权人：东南大学

申请日：2020-05-13

公开（公告）日：2020-07-17

公开（公告）号：CN111431543A

主分类号：H03M13/11(20060101)

分类号：H03M13/11(20060101)

优先权：

专利状态码：有效-授权

法律状态：2023.08.01#授权;2020.08.11#实质审查的生效;2020.07.17#公开

摘要：本发明提出了一种可变码长可变码率QC‑LDPC译码方法及装置。本发明采用水平分层的块并行结构，利用多码块归并策略，使得译码器能够克服传统译码器在可变码长可变码率配置下计算资源不能得到充分利用，吞吐量降低的问题；进一步地，本发明采用偏移循环移位策略，能够大大减少逻辑资源消耗，降低译码处理时延；此外，本发明采用分布式提前终止策略，能够减少译码迭代次数。相较于现有译码器，本发明在可变码长可变码率场景下具有高能效、高吞吐量、低时延、低资源消耗的特点。

主权项：1.一种可变码长可变码率QC-LDPC译码方法，其特征在于，包括以下步骤：对待译码块缓存池中的码块进行调度，若存在多个提升因子小于译码并行度的码块，则将多个码块归并，否则按序选择提升因子大于译码并行度的码块；将调度选择的码块的LLR信息载入到LLR缓存区中；遍历校验基础矩阵，按地址并行取出LLR缓存中的LLR信息向量，进行循环移位处理，当进行多个码块归并译码时，循环移位处理同时对多个LLR信息向量进行处理，对提升因子大于译码并行度的码块进行译码时，循环移位处理通过对LLR信息向量分解的子向量循环移位后再合并；通过并行计算对各信息向量的值进行更新，更新后的消息重新存入各缓存区的对应位置；在满足设定的迭代终止条件或达到最大迭代次数时，将LLR信息整理后输出译码结果，完成待译码块缓存池中一次调度选择的码块的迭代译码。

全文数据：

权利要求：

百度查询： 东南大学 可变码长可变码率QC-LDPC译码方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD