申请/专利权人：中国电子科技集团公司第二十八研究所

申请日：2020-02-26

公开（公告）日：2020-07-24

公开（公告）号：CN111444127A

主分类号：G06F13/40(20060101)

分类号：G06F13/40(20060101);G06F13/42(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.11.26#授权;2020.08.18#实质审查的生效;2020.07.24#公开

摘要：本发明公开了一种数据外存扩展接口，其中，MCU的数据线连接IO扩展芯片的输入端；地址线连接第一译码器的输入端，译码器的输出端和MCU的控制线连接与门的输入端，与门的输出端连接延时的输入端，延时的输出端连接加法器的输入端，并连接存储器的控制线；第一译码器的输出端同时连接非门的输入端，非门的输出端连接加法器的复位端；加法器的输出端连接第二译码器，该译码器的输出端连接IO扩展芯片的片选线，第一至第N‑1个IO扩展芯片的输出端连接存储器的地址线，第N个IO扩展芯片的输出端连接存储器的数据线；MCU的控制线与IO扩展芯片的控制线相连。本发明突破了MCU的地址线限制，以及传统数据存储扩展方法的容量限制，满足了超大容量的实时存取需求。

主权项：1.一种数据外存扩展接口，其特征在于，包括：微控制单元、第一译码器、第二译码器、加法器、与门、非门、延时器、数据存储器和两个或两个以上的IO扩展芯片；所述微控制单元的数据线连接每个IO扩展芯片的数据输入端；所述微控制单元的地址线连接第一译码器的输入端，所述第一译码器的输出端和微控制单元的控制线连接与门的输入端，所述与门的输出端连接延时器的输入端，所述延时器的输出端连接加法器的输入端，并连接数据存储器的控制线；所述第一译码器的输出端还连接非门的输入端，所述非门的输出端连接加法器的复位端；所述加法器的输出端连接第二译码器，所述第二译码器的输出端连接每个IO扩展芯片的片选管脚，IO扩展芯片1至IO扩展芯片N-1的输出端均连接数据存储器的地址管脚，IO扩展芯片N的输出端与数据存储器的数据管脚相连；所述微控制单元的控制线还与每个IO扩展芯片的控制线相连。

全文数据：

权利要求：

百度查询： 中国电子科技集团公司第二十八研究所 一种数据外存扩展接口

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD