申请/专利权人：TCL华星光电技术有限公司

申请日：2020-04-21

公开（公告）日：2020-07-24

公开（公告）号：CN111445829A

主分类号：G09G3/20(20060101)

分类号：G09G3/20(20060101)

优先权：

专利状态码：有效-授权

法律状态：2022.07.12#授权;2020.08.18#实质审查的生效;2020.07.24#公开

摘要：本发明提供一种输出数据延迟控制模块电路及显示面板。输出数据延迟控制模块电路包括前端使能信号拉高器、时钟信号缓冲器以及D触发器。本发明通过增加一前端使能信号拉高器，可实现在输入一源控制信号或一输出数据延迟控制使能信号时输出一拉高使能信号，即使所述源控制信号受到静电放电干扰或冲击后，所述前端使能信号拉高器也能将输出的拉高使能信号的高电位时段与所述源控制信号及所述输出数据延迟控制使能信号的高电位时段重叠，从而避免了静电放电的影响。

主权项：1.一种输出数据延迟控制模块电路，其特征在于，包括前端使能信号拉高器、时钟信号缓冲器以及D触发器；其中，所述前端使能信号拉高器用于在输入一源控制信号或一输出数据延迟控制使能信号时输出一拉高使能信号，所述拉高使能信号的高电位时段与所述源控制信号及所述输出数据延迟控制使能信号的高电位时段重叠；其中，时钟信号缓冲器设有：第一缓冲器输入端，用于输入所述拉高使能信号；第二缓冲器输入端，用于输入第一时钟信号；以及第一缓冲器输出端，用于输出第二时钟信号；其中，所述D触发器设有：D输入端，用于输入所述源控制信号；CP输入端，与所述第一缓冲器输出端电性连接，用于输入所述第二时钟信号；以及Q输出端，用于输出第一组输出数据讯号，相邻两个输出数据讯号的高电位时段相互间隔所述输出数据延迟控制模块延迟时间。

全文数据：

权利要求：

百度查询： TCL华星光电技术有限公司 输出数据延迟控制模块电路及显示面板

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD