买专利,只认龙图腾
首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明授权】信号发送电路_澜起科技股份有限公司_201611152253.6 

申请/专利权人:澜起科技股份有限公司

申请日:2016-12-14

公开(公告)日:2020-07-24

公开(公告)号:CN108228501B

主分类号:G06F13/40(20060101)

分类号:G06F13/40(20060101);H03K19/003(20060101)

优先权:

专利状态码:有效-授权

法律状态:2020.07.24#授权;2018.07.24#实质审查的生效;2018.06.29#公开

摘要:本发明的信号发送电路中,重定时单元连接入侵线路以输出前一时刻信号及当前时刻信号,并通过逻辑电路输出与前一时刻信号及当前时刻信号相关的控制信号至串扰补偿电路,且所述串扰补偿电路接收受害线路的信号,以结合受害、入侵信号线的输入动态地对应不同传输模式来延迟。

主权项:1.一种信号发送电路,其特征在于,包括:受害信号线及至少一条入侵信号线;重定时单元,其输入端连接接收所述入侵信号线的信号输入,所述重定时单元具有第一输出端及第二输出端,所述第一输出端输出所述入侵信号线的当前时刻信号,所述第二输出端输出所述入侵信号线的前一时刻信号;直通或反相子单元,其具有接收所述当前时刻信号的第一输入端、接收所述前一时刻信号的第二输入端、及至少一个第一逻辑信号输出端和第二逻辑类型输出端,其中,所述第一逻辑信号输出端输出所述当前时刻信号及前一时刻信号中的一者,所述第二逻辑类型输出端输出所述当前时刻信号及前一时刻信号中的另一者的反相信号;至少一串扰补偿电路,其输入端接收所述受害信号线的信号输入,所述串扰补偿电路包括:输入部分、第一部分、及第二部分;其中,所述输入部分,包括:第一类型的一第一场效应管和第二类型的一第二场效应管,两者栅极相连形成输入端而供连接所述受害信号线,两者的漏极相连并连接至所述串扰补偿电路的输出端;其中,所述第一部分包括:并联的至少两条第一支路,每条第一支路包含至少一个第一类型的第三场效应管,各第一支路中的所述第三场效应管的源极连接至一第一公共端,所述第一公共端连接至电源端,各第一支路中的所述第三场效应管漏极连接至一第二公共端,所述第二公共端连接至第一场效应管的源极;所述第二部分包括:并联的多条第二支路,每条第二支路包含至少一个第二类型的第四场效应管,各第二支路中的所述第四场效应管源极连接至一第三公共端,所述第三公共端连接至接地端;各第二支路中的所述第四场效应管的漏极连接至一第四公共端,所述第四公共端连接所述第二场效应管的源极;其中,至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端,且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。

全文数据:信号发送电路技术领域[0001]本发明应用于电路设计技术领域,尤其是涉及信号发送电路。背景技术[0002]封装、电路板、各种插件、或者接口上面的高速信号线间会发生串扰croSsta1k而影响信号传播延迟,为了补偿串扰,在芯片电路中对应的信号电路中会接入串扰补偿电路,但是,己有的发送端串扰补偿电路在设计前一般需要预先判断出入侵信号线aggressor和受害彳目号线victim间的传输模式是奇模式〇ddmode即传输信号相位相反还是偶模式evenmode即传输信号相位相同),然后根据判断结果再来实施串扰补偿方案,加入对应的延迟delay和模式判断逻辑匹配;如此这样整体上电路都较为复杂,最终会带来较大的信号传输延迟或者额外较多的功耗。发明内容[0003]鉴于以上所述现有技术的缺点,本发明的目的在于提供信号发送电路,通过串扰补偿电路来结合入侵信号线和受害信号线的输入动态地对应不同传输模式提供延迟,结构简单,解决现有技术中需要根据传输模式来设计串扰补偿电路而导致其结构复杂的问题。[0004]为实现上述目的及其他相关目的,本发明提供一种信号发送电路,包括:受害信号线及至少一条入侵信号线;重定时单元,其输入端连接接收所述入侵信号线的信号输入,所述重定时单元具有第一输出端及第二输出端,所述第一输出端输出所述入侵信号线的当前时刻信号,所述第二输出端输出所述入侵信号线的前一时刻信号;直通或反相子单元,其具有接收所述当前时刻信号的第一输入端、接收所述前一时刻信号的第二输入端、及至少一个第一逻辑信号输出端和第二逻辑类型输出端,其中,所述第一逻辑信号输出端输出所述当前时刻信号及前一时刻信号中的一者,所述第二逻辑类型输出端输出所述当前时刻信号及前一时刻信号中的另一者的反相信号;至少一串扰补偿电路,其输入端接收所述受害信号线的信号输入,所述串扰补偿电路包括:输入部分、第一部分、及第二部分;其中,所述输入部分,包括:第一类型的一第一场效应管和第二类型的一第二场效应管,两者栅极相连形成输入端而供连接所述受害信号线,两者的漏极相连并连接至所述串扰补偿电路的输出端;其中,所述第一类型和第二类型分别为P型和N型中的一者及另一者;所述第一部分包括:并联的至少两条第一支路,每条第一支路包含至少一个第一类型的第三场效应管,各第一支路中的所述第三场效应管的源极连接至一第一公共端,所述第一公共端连接至电源端,各第一支路中的所述第三场效应管漏极连接至一第二公共端,所述二公共端连接至第一场效应管的源极;所述第二部分包括:并联的多条第二支路,每条第二支路包含至少一个第二类型的第四场效应管,各第二支路中的所述第四场效应管源极连接至一第三公共端,所述第三公共端连接至接地端;各第二支路中的所述第四场效应管的漏极连接至一第四公共端,所述第四公共端连接所述第二场效应管的源极;其中,至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端,且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。[0005]于本发明的一实施例中,各所述第一支路与第二支路一一对应,位于对应的第一支路和第二支路中的至少一第三场效应管与至少一第四场效应管间数量及连接结构相同;在所述第一部分及第二部分中,相同数量的至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端,且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。[0006]于本发明的一实施例中,所述重定时单元包括:串联的两个D触发器,其中,前级的第一级D触发器输入端接收所述入侵信号线的信号输入,其输出端输出所述当前时刻信号,后级的第二级D触发器的输出端输出所述前一时刻信号。[0007]于本发明的一实施例中,部分第一支路中包含至少两个串联的第三场效应管;所述至少两个串联的第三场效应管的其中一个的栅极连接所述第一逻辑信号输出端,其中另一个的栅极连接所述第二逻辑类型输出端。[0008]于本发明的一实施例中,所述串扰补偿电路还包括:至少一条第三支路,所述第三支路中具有至少一对延时元件,分别为第一延时元件及第二延时元件,其中,第一延时元件的一端连接所述第一公共端,所述第一延时元件的另一端连接所述第二延时元件的一端,所述第二延时元件的另一端连接所述及第四公共端;至少一对第一类型场效应管和第二类型场效应管,所述第一类型场效应管和第二类型场效应管的漏极相连并连接至所述串扰补偿电路的输出端,所述第一类型场效应管和第二类型场效应管的源极连接至所述第一延时元件和第二延时元件之间的连接点;所述第一类型场效应管和第二类型场效应管能同时导通或截止。[0009]于本发明的一实施例中,所述第一延时元件及第二延时元件为电容或场效应管。[0010]于本发明的一实施例中,所述第一类型为P型,所述第二类型为N型,或者所述第一类型为N型且所述第二类型为P型。[0011]于本发明的一实施例中,所述受害信号线与所述串扰补偿电路的输入端间连接有延时部件。[0012]于本发明的一实施例中,所述受害信号线连接有两级串联的所述串扰补偿电路;所述入侵信号线有至少两条,分别位于所述受害信号线两侧,其中一入侵信号线经其所连接的所述重定时单元及直通或反相单元而连接至其中一级所述串扰补偿电路,另一入侵信号线经其所连接的所述重定时单元及直通或反相单元而连接至另一级所述串扰补偿电路。[0013]为实现上述目的及其他相关目的,本发明提供一种信号发送电路,包括:受害信号线及至少一条入侵信号线;重定时单元,其输入端连接接收所述入侵信号线的信号输入,所述重定时单元具有第一输出端及第二输出端,所述第一输出端输出所述入侵信号线的当前时刻信号,所述第二输出端输出所述入侵信号线的前一时刻信号;沿信号产生单元,其具有接收所述当前时刻信号的第一输入端、接收所述前一时刻信号的第二输入端、及至少一个第一逻辑信号输出端和第二逻辑类型输出端,以根据所述入侵信号线的当前时刻信号及前一时刻信号获取入侵信号线出现的上升沿信号及下降沿信号,其中,所述第一逻辑信号输出端用于输出所述上升沿信号或其反相信号对应的表示值,所述第二逻辑类型输出端用于输出所述下降沿信号或其反相信号对应的表示值;至少一串扰补偿电路,其输入端接收所述受害信号线的信号输入,所述串扰补偿电路包括:输入部分、第一部分、及第二部分;其中,所述输入部分,包括:第一类型的一第一场效应管和第二类型的一第二场效应官,网有栅极相连形成输入端而供连接所述受害信号线,两者的漏极相连并连接至所述串扰补偿电路的输出端;其中,所述第一类型和第二类型分别为P型和N型中的一者及另一者;所述第一部分包括:并联的至少两条第一支路,每条第一支路包含至少一个第一类型的第三场效应管,各第一支路中的所述第三场效应管的源极连接至一第一公共端,所述第一公共端连接至电源端,各第一支路中的所述第三场效应管漏极连接至一第二公共端,所述二公共端连接至第一场效应管的源极;所述第二部分包括:并联的多条第二支路,每条第二支路包含至少一个第二类型的第四场效应管,各第二支路中的所述第四场效应管源极连接至一第三公共端,所述第三公共端连接至接地端;各第二支路中的所述第四场效应管的漏极连接至一第四公共端,所述第四公共端连接所述第二场效应管的源极;其中,至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端,且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。[0014]于本发明的一实施例中,各所述第一支路与第二支路一一对应,位于对应的第一支路和第二支路中的至少一第三场效应管与至少一第四场效应管间数量及连接结构相同;在所述第一部分及第二部分中,相同数量的至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端,且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。[0015]于本发明的一实施例中,所述重定时单元包括:串联的两个D触发器,其中,前级的第一级D触发器输入端接收所述入侵信号线的信号输入,其输出端输出所述当前时刻信号,后级的第二级D触发器的输出端输出所述前一时刻信号。[0016]于本发明的一实施例中,所述沿信号产生单元包括:一与门电路及一与非门电路;所述与门电路的两个输入端分别输入所述当前时刻信号、及所述前一时刻信号的反相信号,所述与非门电路的两个输入端分别输入所述当前信号的反相信号及所述前一时刻信号,所述与门电路的输出端为所述第一逻辑信号输出端,所述与非门电路的输出端为所述第二逻辑类型输出端;或者,所述与门电路的两个输入端分别输入所述当前信号的反相信号、及所述前一时刻信号,所述与非门电路的两个输入端分别输入所述当前时刻信号、及所述前一时刻信号的反相信号,所述与门电路的输出端为所述第二逻辑类型输出端,所述与非门电路的输出端为所述第一逻辑信号输出端。[0017]于本发明的一实施例中,部分第一支路中包含至少两个串联的第三场效应管;所述至少两个串联的第三场效应管的其中一个的栅极连接所述第一逻辑信号输出端,其中另一个的栅极连接所述第二逻辑类型输出端。[0018]于本发明的一实施例中,所述串扰补偿电路还包括:至少一条第三支路,所述第三支路中具有至少一对延时元件,分别为第一延时元件及第二延时元件,其中,第一延时元件的一端连接所述第一公共端,所述第一延时元件的另一端连接所述第二延时元件的一端,所述第二延时元件的另一端连接所述及第四公共端;至少一对第一类型场效应管和第二类型场效应管,所述第一类型场效应管和第二类型场效应管的漏极相连并连接至所述串扰补偿电路的输出端,所述第一类型场效应管和第二类型场效应管的源极连接至所述第一延时元件和第二延时元件之间的连接点;所述第一类型场效应管和第二类型场效应管能同时导通或截止。[0019]于本发明的一实施例中,所述第一延时元件及第二延时元件为电容或场效应管。[0020]于本发明的一实施例中,所述第一类型为P型,所述第二类型为N型,或者所述第一类型为N型且所述第二类型为P型。[0021]于本发明的一实施例中,所述受害信号线与所述串扰补偿电路的输入端间连接有延时部件。[0022]于本发明的一实施例中,所述受害信号线连接有两级串联的所述串扰补偿电路;所述入侵信号线有至少两条,分别位于所述受害信号线两侧,其中一入侵信号线经其所连接的所述重定时单元及沿信号产生单元而连接至其中一级所述串扰补偿电路,另一入侵信号线经其所连接的所述重定时单元及沿信号产生单元而连接至另一级所述串扰补偿电路。[0023]如上所述,本发明的信号发送电路中,重定时单元连接入侵线路以输出前一时刻信号及当前时刻信号,并通过逻辑电路输出与前一时刻信号及当前时刻信号相关的控制信号至串扰补偿电路,且所述串扰补偿电路接收受害线路的信号,以结合受害、入侵信号线的输入动态地对应不同传输模式来延迟。附图说明[0024]图1显示为本发明第一实施方式的信号发送电路的电路原理示意图。[0025]图2显示为本发明第一实施方式的一具体实施例中的信号发送电路的电路原理示意图。[0026]图3显示为本发明第二实施方式的信号发送电路的电路原理示意图。[0027]图4显示为本发明第二实施方式的一具体实施例中信号发送电路的电路原理示意图。[0028]图5显示为本发明第三实施方式中的信号发送电路的电路原理示意图。具体实施方式[0029]以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。[0030]需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,故图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。[0031]第一实施方式:[0032]如图1所示,所述信号发送电路包括:受害信号线101、至少一条入侵信号线102、重定时单元103、直通或反相单元104、及至少一串扰补偿电路105。[0033]所述重定时单元103,其输入端连接接收所述入侵信号线1〇2的信号输入,所述重定时单元103具有第一输出端1〇31及第二输出端1〇32,所述第一输出端1〇31输出所述入侵信号线102的当前时刻信号,所述第二输出端1〇32输出所述入侵信号线1〇2的前一时刻信号。[0034]具体的,所述重定时单元103包括:串联的两个D触发器,使用同步的时钟信号,其中,前级的第一级D触发器输入端接收所述入侵信号线102的信号输入,其输出端引出所述第一输出端1031,后级的第二级D触发器的输入端连接所述第一级D触发器的输出端,第二级D触发器的输出端引出至所述第二输出端1032。[0035]其工作原理为:由于D触发器的输出仅在时钟信号上升沿发生变化,需说明的是,本实施例中为上升沿,在其它实施例中亦可为下降沿,但是一电路中的各个D触发器一般统一为同一种沿信号触发方式;则在该时钟信号上升沿到来时,前级的第一级D触发器输出信号变化后的信号记为当前时刻信号,而后级的第二级D触发器的输入D端来自于第一级D触发器的输出(Q端),由于第一级D触发器的输出由于器件延时要略晚于该时钟信号上升沿的到来时刻,且第一级D触发器和第二级D触发器又是采用同步的时钟信号,则使得第二级d触发器在该时钟信号上升沿到来时其输入仍然还是第一级D触发器未变化前的输出,则第二级D触发器输出则对应为所述当前时刻信号的前一时刻信号。[0036]举例来说,例如时钟信号上升沿到来时,前级的第一级D触发器输出由“1”变化为“0”至其第一输出端1031且到达后级D触发器的输入端,而后级的D触发器输出“1”并传输至第二输出端1032。[0037]对应的,所述受害信号线101经一个D触发器106连接至所述串扰补偿电路105,以与入侵信号线信号传输同步。[0038]所述直通或反相子单元104,其接收所述当前时刻信号、前一时刻信号输入,且其至少具有两种输出端,即第一逻辑类型输出端和第二逻辑类型输出端,其中,第一逻辑类型输出端输出所述当前时刻信号及前一时刻信号中的一者,第二逻辑类型输出端输出所述当前时刻信号及前一时刻信号中的另一者的反相信号;例如,第一逻辑类型输出端输出入侵信号线的当前时刻信号,第二逻辑类型输出端输出入侵信号线的前一时刻信号的反相信号。[0039]所述串扰补偿电路105包括:输入部分1051、第一部分1052、及第二部分1053。[0040]所述输入部分1〇51,包括:第一类型的一第一场效应管M101和第二类型的一第二场效应管Ml〇2,两者栅极相连形成输入端而供连接所述受害信号线1〇1,两者的漏极相连并连接至所述串扰补偿电路1〇5的输出端1〇55,以供连接下一级电路;其中,所述第一类型和第二类型分别为P型和N型中的一者及另一者。[0041]在本实施例中,所述第一类型为P型,所述第二类型为N型,但本领域技术人员均可根据实际需求加以变化,并非以此为限。[0042]所述第一部分1〇52包括:并联的至少两条第一支路,每条第一支路包含至少一个第一类型的第三场效应管,各第一支路中的所述第三场效应管的源极连接至一第一公共端,所述第一公共端连接至电源端,各第一支路中的所述第三场效应管漏极连接至一第二公共端,所述二公共端连接至第一场效应管M101的源极。[0043]可选的,至少一条第一支路中的第三场效应管是始终导通的,例如PM0S管的栅极接地;另外,其它第一支路中可以包含一个第三场效应管或至少两个串联一者源极和另一者的漏极相接的第三场效应管,第一支路的数量可以根据所需调节的延时范围而加以变化。[0044]所述第二部分1053其包括:并联的多条第二支路,每条第二支路包含至少一个第二类型的第四场效应管,各第二支路中的所述第四场效应管源极连接至一第三公共端,所述第三公共端连接至接地端;各第二支路中的所述第四场效应管的漏极连接至一第四公共端,所述第四公共端连接所述第二场效应管的源极。[0045]可选的,至少一条第二支路中的第四场效应管是始终导通的,例如麵〇S管栅极接高电平;另外,其它第二支路中可以包含一个第四场效应管或至少两个串联一者源极和另一者的漏极相接的第四场效应管,第二支路的数量可以根据所需调节的延时范围而加以变化。[0046]可选的,至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑类型输出端,由所述入侵信号线102的当前时刻信号来控制通断;其它至少一部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端而由所述入侵信号线1〇2的前一时刻信号的反相信号来控制通断。[0047]可选的,所述第二部分1053与第一部分1052的结构对称,具体的,各所述第一支路与第二支路一一对应,位于对应的第一支路和第二支路中的至少一第三场效应管与至少一第四场效应管间数量及连接结构相同;在所述第一部分1052及第二部分1053中,相同数量的至少部分所述第三场效应管及第四场效应管的栅极连接所述重定时单元1〇3的第一输出端1031,且其余部分的所述第三场效应管及第四场效应管的栅极连接所述重定时单元1〇3的第二输出端1032;当然,在其它情况下,第一部分1052和第二部分1053的结构也可以是不对称的。[0048]所述串扰补偿电路105,其输入端接收所述受害信号线101的信号输入。于本实施例中,所述受害信号线1〇1优选还可在后级连接一延时部件107再连接到所述串扰补偿电路105的输入端1054,令所述受害信号线101的信号是经过该延时部件105后到达串扰补偿电路105的,而入侵信号线102的信号通过两级D触发器以后的输出信号到达105的电路延时相对较小,可使所述当前时刻信号及所述反相信号早于所述受害信号线101的信号到达所述串扰补偿电路105,保证受害信号线101的信号能正确输出。于一实施例中,所述延时部件105可例如为数据缓冲器等。[0049]可选的,所述串扰补偿电路105还可包括至少一条第三支路,所述第三支路中具有至少一对延时元件分别为第一延时元件C1及第二延时元件C2,其中,第一延时元件C1的一端连接所述第一公共端而接电源,所述第一延时元件C1的另一端连接所述第二延时元件C2的一端,所述第二延时元件C2的另一端连接所述及第四公共端而接地。于一实施例中,所述第一延时元件C1和第二延时元件C2可为电容,也可以是场效应管或其它元件等。[0050]同时,所述串扰补偿电路105还可包括至少一对第一类型场效应管Ml13和第二类型场效应管M114,所述第一类型场效应管M113和第二类型场效应管M114的漏极相连并连接至所述重定时单元1〇3的输出端1〇55,所述第一类型场效应管M113和第二类型场效应管Ml14的源极连接至所述第一延时元件C1和第二延时元件C2间的连接信号线;Ml13和Ml14的栅极可施加所需的电压,而令所述第一类型场效应管Ml13和第二类型场效应管Ml14能同时导通或截止,从而进一步加大串扰补偿电路105的延时可调范围。[0051]承前所述,所述第一支路和第二支路的数量以及第三场效应管和第四场效应管的数量并非以图示为限,可根据实际需求加以增加,以调节延时范围。[0052]以上所述的入侵信号线102、受害信号线1〇1的身份是相对的,所述入侵信号线102亦有可能成为其它信号线的受害者,所述受害信号线1〇1亦有可能成为其他信号线的入侵者。[0053]因此,可选的,入侵信号线102所连接重定时单元103的第一输出端1031亦可连接有串扰补偿电路以调整其信号延迟;而受害信号线101所连接的重定时单元1〇5亦可包含两个串联的D触发器而与所述重定时单元103结构相同,如此设计即可应对信号线存在多重身份入侵者及受害者的需求而不必修改电路结构。[0054]以下展示本发明提供第一实施方式中的一个具体实施例:[0055]如图2所示,本实施例中,直通或反相单元204是图1中的直通或反相单元104的一种实现结构,其将重定时单元203的第一输出端2031和其第一逻辑信号输出端2041直连,以在第一逻辑类型输出端2041直接输出当前时刻信号;所述直通或反相单元204还包括一反相器A,连接于所述第二输出端2032和第二逻辑类型输出端2042之间,以在第二逻辑类型输出端2042输出前一时刻信号的反相信号。[0056]在入侵信号线202和受害信号线201处于奇模式传输的情况下,假设受害信号线201的信号出现下降沿(1-0,串扰补偿电路205输入端2054接收到“0”,M201导通,使电源端连通串扰补偿电路205的输出端2055;而入侵信号线202的信号出现上升沿0-1,则其第一逻辑信号输出端2031输出“1”,由于前级触发器的输出发生变化要比时钟沿晚一点,因此后级D触发器未收到跳变信号则仍输出“〇”,经反相后变为1”通过第二逻辑类型输出端2〇32输出至串扰补偿电路2〇5,此时,第一部分2052中的1203、]\1204、]«205、]\1206全部截止,使得第一部分2〇52传输电流的能力减弱,从而加大串扰补偿电路205的输出端2055输出“1”的延迟;另一方面,假设受害信号线201的信号出现上升沿〇-1,串扰补偿电路205输入端2054接收到“1”,M202导通以使串扰补偿电路205的输出端2055连通接地端,而入侵信号线202的信号出现下降沿(1-〇,则第一逻辑信号输出端2041输出“〇”,第二逻辑类型输出端2042输出“0”,令第二部分2053中M207、M208、M209、M210全部截止,令第二部分2053传输电流的能力减弱,从而加大串扰补偿电路205的输出端2055输出“0,,的延迟。[0057]结合上述,在奇模式传输的情况下,通过加大芯片内受害信号线201的信号的输出延迟delay,补偿在芯片外对应信号线间的串扰。[0058]而在偶模式下,同理可推得,或者是M201和第一部分2052中的各第三场效应管导通,使得第一部分2〇52传输电流的能力加强,从而减少串扰补偿电路2〇4输出端2〇55输出“1”的延迟;或者是M202和第二部分2053中的各第四场效应管导通,亦减少串扰补偿电路205输出端2055输出“0”的延迟。[0059]另外,在受害信号线201和入侵信号线2〇2均没有信号跳变的情况下,则第一逻辑信号输出端2〇41和第二逻辑类型输出端2〇42中一个输出“〇,,,另一个输出“丨”,使得第一部和第二部分2053中均有部分场效应管导通而部分场效应管不导通,若如图丨所示,在第一部分2〇52和第二部分2〇53结构对称的情况下,无论是2〇31输出“〇,,、2〇32输出“丨”,还是2〇31输出“1”、2〇32输出“0”,从延时的角度看,和奇模式以及偶模式相比,整体的电路处于中等延时的状态。[0060]第二实施方式:[0061]如图3所不,展不本发明第二实施方式的原理图。LU〇62」_第二头施方式与弟一买施方式的主要差异在于:第二实施方式中是通过沿信号生成单元304来替代所述直通或反相单元,沿信号生成单元304接收重定时单元3〇3的输出;从而当入侵信号线302出现信号沿时,根据所接收的当前时刻信号及前一时刻信号,以通过逻辑处理来得到所述信号沿或其反相信号对应的表示值,并输出至串扰补偿电路305以用于调整对受害信号线301的信号延迟。[0063]于本实施例中,由于仅对入侵信号的信号沿进行判断,串扰补偿电路305的第一部分和第二部分中可以不再需要包含串联的场效应管的支路。[0064]以下给出具体实施例:[0065]如图4所示,沿信号生成单元404是图3中的沿信号生成电路304的一种具体实现结构,其包括:与门电路4041、与非门电路4042、第一反相器4043及第二反相器4044。[0066]重定时单元403的第一级D触发器的输出端⑼连接于所述与门电路4041的第一输入端,第二级D触发器的输出端⑼经过所述第一反相器4043连接所述与门电路4041的第二输入端,所述与门电路4041的输出端作为第一逻辑信号输出端4045而连接至串扰补偿电路405;所述第二级D触发器的输出端Q连接至所述与非门电路4042的第一输入端,所述第一级D触发器的输出端经所述第二反相器4044连接至所述与非门电路4042的第二输入端,所述与非门电路4042的输出端作为第二逻辑信号输出端4046而连接至所述串扰补偿电路405〇[0067]从图中可知,所述与门电路4041的第一输入端和第二输入端仅在均为“1”的情况下才会输出“1”,在此情况下,与门电路4041第一输入端所接的第一级D触发器的输出端需输出“1”,记为当前时刻信号为“1”,而其第二输入端所输入信号需为“1”,则可推知第二级D触发器的输出端需输出“〇”,记为前一时刻信号为“0”,从中可见,前一时刻信号为“0”而当前时刻信号为“1”,说明入侵信号线402出现了信号上升沿,此时,所述与非门电路4042的两个输入分别为“〇”和“〇”,其输出为“1”,串扰补偿电路405中第一部分中的第一类型场效应管M403和M404均截止,第二部分中的第二类型场效应管M407和M408均导通;若此时为奇模式,受害信号线401出现信号下降沿,输入部分中的M402截止,延时增加;反之,若此时为偶模式,受害信号线401出现信号上升沿,M402导通,第二部分中的M407和M408导通,则减少延时。[0068]再看所述与非门电路4042,其仅在两个输入信号皆为“1”时才会输出“0”,进而,其第一输入端所接第二级D触发器的输出端需输出“1”,记为前一时刻信号为“1”;其第二输入端输入“1”,则第一级D触发器的输出端输出“0”,记为当前时刻信号为“0”;前一时刻信号为“1”而当前时刻信号为“〇”,说明入侵信号线402信号出现信号下降沿,而此时与门电路4041输出为“〇”,M403和M404导通,M407和M4〇8截止;若此时为奇模式,则受害信号线401信号出现上升沿,M401截止,延时增加;若此时为偶模式,则受害信号线401信号出现下降沿,M401、M403和M404导通,减少延时。[0069]在入侵信号未出现信号沿的情况下,沿信号生成单元404的两个输出端一个输出为“0”,另一个输出为“1”,令串扰补偿单元405保持中等延时。[0070]需说明的是,所述第一反相器4043和第二反相器4044并非必须,入侵信号的当前时刻信号的反相信号也可以是从第一级D触发器的反相输出端如获取,入侵信号的前一时刻信号的反相信号也可以从所述第二级D触发器的反相输出端获取,并非以上述实施例为限。[0071]在一些实施例中,第一逻辑输出端也可以输出上升沿的反相信号对应的表示值,比如第一逻辑输出端输出“〇”代表入侵信号上升沿到来,第一逻辑输出端输出“1”代表入侵信号未出现上升沿的情况即例如入侵信号持续为“0”或“1”或出现下降沿等情况)。[0072]在一些实施例中,第二逻辑输出端也可以输出下降沿的反相信号对应的表示值,比如第二逻辑输出端输出“〇”代表入侵信号下降沿到来,第二逻辑输出端输出“1”代表入侵信号未出现下降沿的情况即例如入侵信号持续为“0”或“1”或出现上升沿等情况。[0073]且可以上述实施例为基础进行推展,在沿信号生成单元的逻辑输出端有更多个如4个,5个,8个等)的时候,能实现各种排列组合的沿信号和沿信号的反相信号对应表示值的成组输出。[0074]第三实施方式:[0075]如图5所示,本发明还提供第三实施方式,第一实施方式及第二实施方式中的信号发送电路皆可应用于本实施方式中。[0076]入侵信号线有两条502和503,分别位于受害信号线501两侧。[0077]受害信号线501连接有两级串联的串扰补偿电路501c、501d。[0078]入侵信号线502连接重定时单元502a,重定时单元502a输出当前时刻信号和前一时刻信号至一逻辑单元502b例如前述实施例中的直通或反相单元或沿信号生成单元),逻辑单元502b连接串扰补偿电路501d,串扰补偿电路501d根据受害信号线501和入侵信号线502间信号传输模式调节对受害信号线501信号的延迟。[0079]入侵信号线503连接重定时单元503a,重定时单元503a输出当前时刻信号和前一时刻信号至一逻辑单元503b例如前述实施例中的直通或反相单元或沿信号生成单元),逻辑单元503b连接串扰补偿电路501c,串扰补偿电路501c根据受害信号线501和入侵信号线503间信号传输模式调节对受害信号线501信号的延迟。[00S0]受害信号线501的信号亦有可能成为入侵信号线502和503的入侵信号,因此,可选的,入侵信号线502在重定时单元502a之后亦可接至少一级串扰补偿电路,但考虑到入侵信号线502两侧信号线可能成为其入侵信号线,则其可设置两级串扰补偿电路,例如图示的串扰补偿电路5〇2c和5〇2d;同理,入侵信号线503亦可接有两级串扰补偿电路503c和503d;重定时单元501a输出受害信号线501的当前时刻信号和前一时刻信号至一逻辑单元501b例如前述实施例中的直通或反相单元或沿信号生成单元),逻辑单元501b分别连接至串扰补偿电路5〇2c和5〇3c,以供串扰补偿电路502c调节对入侵信号线502上信号的延时以及串扰补偿电路501调节对入侵信号线503上信号的延时。[0081]综上所述,本发明的信号发送电路中,重定时单元连接入侵线路以输出前一时刻信号及当前时刻信号,并通过逻辑电路输出与前一时刻信号及当前时刻信号相关的控制信号至串扰补偿电路,且所述串扰补偿电路接收受害线路的信号,以结合受害、入侵信号线的输入动态地对应不同传输模式来延迟。[0082]本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。[0083]上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

权利要求:1.一种信号发送电路,其特征在于,包括:受害信号线及至少一条入侵信号线;重定时单元,其输入端连接接收所述入侵信号线的信号输入,所述重定时单元具有第一输出端及第二输出端,所述第一输出端输出所述入侵信号线的当前时刻信号,所述第二输出端输出所述入侵信号线的前一时刻信号;直通或反相子单元,其具有接收所述当前时刻信号的第一输入端、接收所述前一时刻信号的第二输入端、及至少一个第一逻辑信号输出端和第二逻辑类型输出端,其中,所述第一逻辑信号输出端输出所述当前时刻信号及前一时刻信号中的一者,所述第二逻辑类型输出端输出所述当前时刻信号及前一时刻信号中的另一者的反相信号;至少一串扰补偿电路,其输入端接收所述受害信号线的信号输入,所述串扰补偿电路包括:输入部分、第一部分、及第二部分;其中,所述输入部分,包括:第一类型的一第一场效应管和第二类型的一第二场效应管,两者栅极相连形成输入端而供连接所述受害信号线,两者的漏极相连并连接至所述串扰补偿电路的输出端;其中,所述第一部分包括:并联的至少两条第一支路,每条第一支路包含至少一个第一类型的第三场效应管,各第一支路中的所述第三场效应管的源极连接至一第一公共端,所述第一公共端连接至电源端,各第一支路中的所述第三场效应管漏极连接至一第二公共端,所述二公共端连接至第一场效应管的源极;所述第二部分包括:并联的多条第二支路,每条第二支路包含至少一个第二类型的第四场效应管,各第二支路中的所述第四场效应管源极连接至一第三公共端,所述第三公共端连接至接地端;各第二支路中的所述第四场效应管的漏极连接至一第四公共端,所述第四公共端连接所述第二场效应管的源极;其中,至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端,且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。2.根据权利要求1所述的信号发送电路,其特征在于,各所述第一支路与第二支路一一对应,位于对应的第一支路和第二支路中的至少一第三场效应管与至少一第四场效应管间数量及连接结构相同;在所述第一部分及第二部分中,相同数量的至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端,且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。3.根据权利要求1所述的信号发送电路,其特征在于,所述重定时单元包括:串联的两个D触发器,其中,前级的第一级D触发器输入端接收所述入侵信号线的信号输入,其输出端输出所述当前时刻信号,后级的第二级D触发器的输出端输出所述前一时刻信号。4.根据权利要求1所述的信号发送电路,其特征在于,部分第一支路中包含至少两个串联的第三场效应管;所述至少两个串联的第三场效应管的其中一个的栅极连接所述第一逻辑信号输出端,其中另一个的栅极连接所述第二逻辑类型输出端。5.根据权利要求1所述的信号发送电路,其特征在于,所述串扰补偿电路还包括:至少一条第三支路,所述第三支路中具有至少一对延时元件,分别为第一延时元件及第二延时元件,其中,第一延时元件的一端连接所述第一公共端,所述第一延时元件的另一端连接所述第二延时元件的一端,所述第二延时元件的另一端连接所述及第四公共端;至少一对第一类型场效应管和第二类型场效应管,所述第一类型场效应管和第二类型场效应管的漏极相连并连接至所述串扰补偿电路的输出端,所述第一类型场效应管和第二类型场效应管的源极连接至所述第一延时元件和第二延时元件之间的连接点;所述第一类型场效应管和第二类型场效应管能同时导通或截止。6.根据权利要求1所述的信号发送电路,其特征在于,所述第一延时元件及第二延时元件为电容或场效应管。7.根据权利要求1所述的信号发送电路,其特征在于,所述第一类型为P型且所述第二类型为N型,或者所述第一类型为N型且所述第二类型为P型。8.根据权利要求1所述的信号发送电路,其特征在于,所述受害信号线与所述串扰补偿电路的输入端间连接有延时部件。9.根据权利要求1所述的信号发送电路,其特征在于,所述受害信号线连接有两级串联的所述串扰补偿电路;所述入侵信号线有至少两条,分别位于所述受害信号线两侧,其中一入侵信号线经其所连接的所述重定时单元及直通或反相单元而连接至其中一级所述串扰补偿电路,另一入侵信号线经其所连接的所述重定时单元及直通或反相单元而连接至另一级所述串扰补偿电路。10.—种信号发送电路,其特征在于,包括:受害信号线及至少一条入侵信号线;重定时单元,其输入端连接接收所述入侵信号线的信号输入,所述重定时单元具有第一输出端及第二输出端,所述第一输出端输出所述入侵信号线的当前时刻信号,所述第二输出端输出所述入侵信号线的前一时刻信号;沿信号产生单元,其具有接收所述当前时刻信号的第一输入端、接收所述前一时刻信号的第二输入端、及至少一个第一逻辑信号输出端和第二逻辑类型输出端,以根据所述入侵信号线的当前时刻信号及前一时刻信号获取入侵信号线出现的上升沿信号及下降沿信号,其中,所述第一逻辑信号输出端用于输出所述上升沿信号或其反相信号对应的表示值,所述第二逻辑类型输出端用于输出所述下降沿信号或其反相信号对应的表示值;至少一串扰补偿电路,其输入端接收所述受害信号线的信号输入,所述串扰补偿电路包括:输入部分、第一部分、及第二部分;其中,所述输入部分,包括:第一类型的一第一场效应管和第二类型的一第二场效应管,两者栅极相连形成输入端而供连接所述受害信号线,两者的漏极相连并连接至所述串扰补偿电路的输出端;所述第一部分包括:并联的至少两条第一支路,每条第一支路包含至少一个第一类型的第三场效应管,各第一支路中的所述第三场效应管的源极连接至一第一公共端,所述第一公共端连接至电源端,各第一支路中的所述第三场效应管漏极连接至一第二公共端,所述二公共端连接至第一场效应管的源极;所述第二部分包括:并联的多条第二支路,每条第二支路包含至少一个第二类型的第四场效应管,各第二支路中的所述第四场效应管源极连接至一第三公共端,所述第三公共端连接至接地端;各第二支路中的所述第四场效应管的漏极连接至一第四公共端,所述第四公共端连接所述第二场效应管的源极;其中,至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端,且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。11.根据权利要求10所述的信号发送电路,其特征在于,各所述第一支路与第二支路一一对应,位于对应的第一支路和第二支路中的至少一第三场效应管与至少一第四场效应管间数量及连接结构相同;在所述第一部分及第二部分中,相同数量的至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端,且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。12.根据权利要求10所述的信号发送电路,其特征在于,所述重定时单元包括:串联的两个D触发器,其中,前级的第一级D触发器输入端接收所述入侵信号线的信号输入,其输出端输出所述当前时刻信号,后级的第二级D触发器的输出端输出所述前一时刻信号。13.根据权利要求10所述的信号发送电路,其特征在于,所述沿信号产生单元包括:一与门电路及一与非门电路;所述与门电路的两个输入端分别输入所述当前时刻信号、及所述前一时刻信号的反相信号,所述与非门电路的两个输入端分别输入所述当前信号的反相信号及所述前一时刻信号,所述与门电路的输出端为所述第一逻辑信号输出端,所述与非门电路的输出端为所述第二逻辑类型输出端;或者,所述与门电路的两个输入端分别输入所述当前信号的反相信号、及所述前一时刻信号,所述与非门电路的两个输入端分别输入所述当前时刻信号、及所述前一时刻信号的反相信号,所述与门电路的输出端为所述第二逻辑类型输出端,所述与非门电路的输出端为所述第一逻辑信号输出端。14.根据权利要求10所述的信号发送电路,其特征在于,部分第一支路中包含至少两个串联的第三场效应管;所述至少两个串联的第三场效应管的其中一个的栅极连接所述第一逻辑信号输出端,其中另一个的栅极连接所述第二逻辑类型输出端。15.根据权利要求10所述的信号发送电路,其特征在于,所述串扰补偿电路还包括:至少一条第三支路,所述第三支路中具有至少一对延时元件,分别为第一延时元件及第二延时元件,其中,第一延时元件的一端连接所述第一公共端,所述第一延时元件的另一端连接所述第二延时元件的一端,所述第二延时元件的另一端连接所述及第四公共端;至少一对第一类型场效应管和第二类型场效应管,所述第一类型场效应管和第二类型场效应管的漏极相连并连接至所述串扰补偿电路的输出端,所述第一类型场效应管和第二类型场效应管的源极连接至所述第一延时元件和第二延时元件之间的连接点;所述第一类型场效应管和第二类型场效应管能同时导通或截止。16.根据权利要求10所述的信号发送电路,其特征在于,所述第一延时元件及第二延时元件为电容或场效应管。17.根据权利要求10所述的信号发送电路,其特征在于,所述第一类型为P型且所述第二类型为N型,或者所述第一类型为N型且所述第二类型为P型。18.根据权利要求10所述的信号发送电路,其特征在于,所述受害信号线与所述串扰补偿电路的输入端间连接有延时部件。19.根据权利要求10所述的信号发送电路,其特征在于,所述受害信号线连接有两级串联的所述串扰补偿电路;所述入侵信号线有至少两条,分别位于所述受害信号线两侧,其中一入侵信号线经其所连接的所述重定时单元及沿信号产生单元而连接至其中一级所述串扰补偿电路,另一入侵信号线经其所连接的所述重定时单元及沿信号产生单元而连接至另一级所述串扰补偿电路。

百度查询: 澜起科技股份有限公司 信号发送电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。

相关技术
相关技术
相关技术
相关技术