买专利,只认龙图腾
首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明授权】一种检测FPGA的时钟资源单粒子动态翻转的装置及方法_西北工业大学_201811468622.1 

申请/专利权人:西北工业大学

申请日:2018-12-03

公开(公告)日:2020-07-24

公开(公告)号:CN109508271B

主分类号:G06F11/22(20060101)

分类号:G06F11/22(20060101)

优先权:["20180815 CN 2018109307827"]

专利状态码:失效-未缴年费专利权终止

法律状态:2022.11.11#未缴年费专利权终止;2019.04.16#实质审查的生效;2019.03.22#公开

摘要:本发明公开了一种检测FPGA的时钟资源单粒子动态翻转的装置及方法,装置包括:通信接口用于,接收上位机传输的控制指令并传输至控制器;控制器用于,将控制指令发送至过程控制单元;过程控制单元控制时钟频率检测单元、时钟状态检测单元以及结果判断单元使能后,相继执行工作;时钟频率检测单元用于,根据控制器的工作频率采集在辐射源照射下被测FPGA时钟输出端口的时钟频率;时钟状态检测单元,用于检测被测FPGA的locked检测端口的电平;结果判断单元用于,根据被测FPGA时钟输出端口的时钟频率以及被测FPGA初始化的时钟频率,确定被测FPGA时钟资源是否发生单粒子动态翻转;和或,根据被测FPGA的locked检测端口的电平高低确定被测FPGA时钟资源是否发生单粒子动态翻转。

主权项:1.一种检测FPGA的时钟资源单粒子动态翻转的装置,其特征在于,所述装置包括:控制器、通信接口以及被测FPGA,所述被测FPGA被辐射源照射,所述被测FPGA至少包括时钟资源动态测试模块,所述时钟资源动态测试模块由过程控制单元、时钟频率检测单元、时钟状态检测单元以及结果判断单元构成;所述通信接口用于,接收上位机传输的控制指令并传输至所述控制器;所述控制器用于,将所述控制指令发送至所述过程控制单元;所述过程控制单元根据所述控制指令控制所述时钟频率检测单元、所述时钟状态检测单元以及结果判断单元使能后,相继执行工作;所述时钟频率检测单元用于,根据所述控制器的工作频率采集在辐射源照射下,所述被测FPGA的时钟输出端口的时钟频率;所述时钟状态检测单元,用于检测被测FPGA的locked检测端口的电平;所述结果判断单元用于,当所述被测FPGA的时钟输出端口的时钟频率以及预存储的所述被测FPGA的初始化的时钟频率不同时,则确定所述被测FPGA的时钟资源发生单粒子动态翻转;和或,当所述被测FPGA的locked检测端口的电平为低电平时,确定所述被测FPGA的时钟资源发生单粒子动态翻转。

全文数据:一种检测FPGA的时钟资源单粒子动态翻转的装置及方法技术领域本发明涉及辐照试验技术领域,具体涉及一种检测FPGA的时钟资源单粒子动态翻转的装置及方法。背景技术航天应用领域中,对集成电路需求不断增加,具有高度灵活性的FPGA在航天集成电路中占有重要席位。然而在空间运行的集成电路会直接暴露在空间辐射环境中,辐射产生的效应会造成FPGA性能下降,严重时可能导致功能错误甚至失效。SRAM型FPGA的结构特点使得其对单粒子效应更为敏感。因此,在空间装置应用之前,务必要对FPGA进行充分的辐照试验评估。进行辐照试验时,通常开启辐射源,控制处理芯片在收到采样命令后,首先判断被测FPGA是否发生单粒子功能中断,如果没有发生单粒子功能中断,控制处理芯片进行静态单粒子翻转测试,上传翻转数至上位机。从而对FPGA的片上可编程资源和寄存器资源进行单粒子辐射效应的评估。FPGA片上的时钟模块资源是FPGA芯片提供的时钟管理模块,可以为用户提供功能强大、使用方便的时钟管理功能,时钟资源发生单粒子翻转效应会造成用户时钟的错误,甚至会失锁,完全无法提供用户需要的时钟信号。传统的回读码流校验的方法无法获得时钟资源的准确码流,因此无法进行静态辐照试验测试,因此上述通过静态单粒子翻转测试的方法并不适用于对FPGA芯片的时钟管理模块,一旦FPGA芯片的时钟资源发生单粒子翻转效应,必然会造成不可避免的损失。发明内容本发明的目的在于提供一种检测FPGA的时钟资源单粒子动态翻转的装置及方法,用以解决现有技术无法判断FPGA的时钟资源是否发生单粒子翻转效应的问题。为实现上述目的,本发明的技术方案提供了一种检测FPGA的时钟资源单粒子动态翻转的装置,该检测FPGA的时钟资源单粒子动态翻转的装置包括:控制器、通信接口以及被测FPGA,被测FPGA被辐射源照射,被测FPGA至少包括时钟资源动态测试模块,时钟资源动态测试模块由过程控制单元、时钟频率检测单元、时钟状态检测单元以及结果判断单元构成;通信接口用于,接收上位机传输的控制指令并传输至控制器;控制器用于,将控制指令发送至过程控制单元;过程控制单元根据控制指令控制时钟频率检测单元、时钟状态检测单元以及结果判断单元使能后,相继执行工作;时钟频率检测单元用于,根据控制器的工作频率采集在辐射源照射下,被测FPGA时钟输出端口的时钟频率;时钟状态检测单元,用于检测被测FPGA的locked检测端口的电平;结果判断单元用于,根据被测FPGA时钟输出端口的时钟频率以及预存储的被测FPGA初始化的时钟频率,确定被测FPGA时钟资源是否发生单粒子动态翻转;和或,根据被测FPGA的locked检测端口的电平高低确定被测FPGA时钟资源是否发生单粒子动态翻转。本发明具有如下优点:通过采集在辐射源的照射下,被测FPGA时钟输出端口输出的时钟频率,并将该时钟频率与预存储的初始化的被测FPGA时钟输出端口输出的时钟频率进行比较,若不同则可以判定时钟资源发生单粒子动态翻转。或者,通过采集在辐射源的照射下,被测FPGA的locked检测端口的电平;当确定locked检测端口的电平为低电平时,确定被测FPGA时钟资源发生单粒子动态翻转。通过上述方式,可以精确的确定FPGA芯片的时钟资源是否发生单粒子翻转效应,从而避免不必要的损失发生。为实现上述目的,本发明的技术方案还提供了一种检测FPGA的时钟资源单粒子动态翻转的方法,方法应用于一种检测FPGA的时钟资源单粒子动态翻转的装置,装置包括:控制器、通信接口、辐射源以及被测FPGA,被测FPGA被辐射源照射,被测FPGA至少包括时钟资源动态测试模块,时钟资源动态测试模块由过程控制单元、时钟频率检测单元、时钟状态检测单元以及结果判断单元构成,方法包括:通信接口接收上位机传输的控制指令并传输至控制器;控制器将控制指令发送至过程控制单元;过程控制单元根据控制指令控制时钟频率检测单元、时钟状态检测单元以及结果判断单元使能后,相继执行工作;时钟频率检测单元根据控制器的工作频率采集在辐射源照射下,被测FPGA时钟输出端口的时钟频率;时钟状态检测单元检测被测FPGA的locked检测端口的电平;结果判断单元根据被测FPGA时钟输出端口的时钟频率以及预存储的被测FPGA初始化的时钟频率,确定被测FPGA时钟资源是否发生单粒子动态翻转;和或,根据被测FPGA的locked检测端口的电平高低确定被测FPGA时钟资源是否发生单粒子动态翻转。本发明具有如下优点:通过采集在辐射源的照射下,被测FPGA时钟输出端口输出的时钟频率,并将该时钟频率与预存储的初始化的被测FPGA时钟输出端口输出的时钟频率进行比较,若不同则可以判定时钟资源发生单粒子动态翻转。或者,通过采集在辐射源的照射下,被测FPGA的locked检测端口的电平;当确定locked检测端口的电平为低电平时,确定被测FPGA时钟资源发生单粒子动态翻转。通过上述方式,可以精确的确定FPGA芯片的时钟资源是否发生单粒子翻转效应,从而避免不必要的损失发生。为实现上述目的,本发明的技术方案还提供了一种检测FPGA的时钟资源单粒子动态翻转的系统,系统包括如上的一种检测FPGA的时钟资源单粒子动态翻转的装置和上位机;上位机用于传输控制指令至检测FPGA的时钟资源单粒子动态翻转的装置;以及接收单粒子翻转记录。本发明具有如下优点:通过采集在辐射源的照射下,被测FPGA时钟输出端口输出的时钟频率,并将该时钟频率与预存储的初始化的被测FPGA时钟输出端口输出的时钟频率进行比较,若不同则可以判定时钟资源发生单粒子动态翻转。或者,通过采集在辐射源的照射下,被测FPGA的locked检测端口的电平;当确定locked检测端口的电平为低电平时,确定被测FPGA时钟资源发生单粒子动态翻转。通过上述方式,可以精确的确定FPGA芯片的时钟资源是否发生单粒子翻转效应,从而避免不必要的损失发生。附图说明图1为本发明实施例提供的一种检测FPGA的时钟资源单粒子动态翻转的装置结构示意图;图2为本发明实施例提供的一种检测FPGA的时钟资源单粒子动态翻转的方法流程示意图;图3为本发明实施例提供的一种检测FPGA的时钟资源单粒子动态翻转的系统结构示意图。具体实施方式以下实施例用于说明本发明,但不用来限制本发明的范围。实施例1本发明实施例提供了一种检测FPGA的时钟资源单粒子动态翻转的装置,具体如图1所示,该装置包括:控制器10、通信接口20以及被测FPGA30。被测FPGA30被辐射源照射。被测FPGA30至少包括时钟资源动态测试模块301,时钟资源动态测试模块301由过程控制单元3011、时钟频率检测单元3022、时钟状态检测单元3033以及结果判断单元3014构成。通信接口20用于,接收上位机传输的控制指令并传输至控制器10;控制器10用于,将控制指令发送至过程控制单元3011;过程控制单元3011根据控制指令控制时钟频率检测单元3022、时钟状态检测单元3033以及结果判断单元3014使能后,相继执行工作;时钟频率检测单元3022用于,根据控制器10的工作频率采集在辐射源照射下,被测FPGA30时钟输出端口的时钟频率;时钟状态检测单元3033,用于检测被测FPGA30的locked检测端口的电平;结果判断单元3014用于,根据被测FPGA30时钟输出端口的时钟频率以及预存储的被测FPGA30初始化的时钟频率,确定被测FPGA30时钟资源是否发生单粒子动态翻转;和或,根据被测FPGA30的locked检测端口的电平高低确定被测FPGA30时钟资源是否发生单粒子动态翻转。具体的,上位机被设置于试验监控室内,用于试验设置、试验过程控制和试验结果显示。通常而言,上位机主要就是发出控制指令给检测FPGA的时钟资源单粒子动态翻转的装置。检测FPGA的时钟资源单粒子动态翻转的装置通过通信接口20来接收该指令。然后发送至控制器10。控制器10则将该控制指令转发至时钟资源动态测试模块301,并被时钟资源动态测试模块301中的过程控制单元3011接收后,实现时钟频率检测单元3022、时钟状态检测单元3033以及结果判断单元3014等的使能。然后各自执行相应的操作。具体的包括:时钟频率检测单元3022根据控制器10的工作频率采集在辐射源照射下,被测FPGA30时钟输出端口的时钟频率。而时钟状态检测单元3033,用于检测被测FPGA30的locked检测端口的电平。最终,结果判断单元3014用于,根据被测FPGA30时钟输出端口的时钟频率以及预存储的被测FPGA30初始化的时钟频率,确定被测FPGA30时钟资源是否发生单粒子动态翻转;和或,根据被测FPGA30的locked检测端口的电平高低确定被测FPGA30时钟资源是否发生单粒子动态翻转。当然,通信接口还用于接收上位机发送的测试停止的控制指令,当接收到该测试停止的控制指令时,同样是经过类似上述实现时钟频率检测单元、时钟状态检测单元以及结果判断单元使能的流程,而本次不同的是,使时钟频率检测单元、时钟状态检测单元以及结果判断单元等停止工作。那么此时,则停止试验工作。可选的,结果判断单元3014具体用于,当被测FPGA30时钟输出端口的时钟频率以及预存储的被测FPGA30初始化的时钟频率不同时,则确定被测FPGA30时钟资源发生单粒子动态翻转;和或,当被测FPGA30的locked检测端口的电平为低电平时,确定被测FPGA30时钟资源发生单粒子动态翻转。可选的,检测FPGA的时钟资源单粒子动态翻转的装置还可以包括发射器40,用于当确定被测FPGA30时钟资源发生单粒子动态翻转时,生成单粒子翻转记录,上传至上位机。可选的,上述步骤均是在同一个试验过程中执行,为了保证试验的准确度,可以将上述过程进行多次重复执行。从而更加精准的判断FPGA的时钟资源是否存在发生单粒子动态翻转效应。进一步可选的,在执行上述过程之前,实际上事先需要对被测FPGA30进行预配置。具体的被测FPGA30还可以包括:接收模块302,用于接收外部输入的基准时钟信号;处理模块303,用于将基准时钟信号进行分频处理,获取初始化的时钟频率。其中,被测FPGA30的接收模块302接收外部输入的基准时钟信号。其接收模块302实际上可以理解为被测FPGA30的时钟输入管脚。也即是,通过被测的FPGA时钟输入管脚输入基准时钟信号。然后,处理模块303调用原语,例化被测FPGA30的时钟频率,将其初始化为16分频模式,其输出的初始化时钟频率可以为2分频、8分频或者16分频,同时还可以输出初始化的locked信号。具体初始化的时钟频率为多少分频可以根据实际情况设定。输出端口为被测FPGA30的时钟输出端口。总之,需要的是在未经过辐射源辐射之前,输出端口输出的时钟频率和经过辐射源照射之后,输出端口输出的时钟频率进行比较,如果相同则没有发生单粒子动态翻转效应,否则则发生了。输出初始化的locked信号的管脚为locked检测端口。而上述过程将以码流的形式配置在被测FPGA30中。在FPGA上电后,打开辐射源,就可以对FPGA进行试验了。后续执行的过程则已经在上文中做了详细介绍,这里不做赘述。输出的locked信号主要用于检测时钟有没有锁死,如果这个信号被锁死了,则说明分频失去功能了。本发明实施例提供的一种检测FPGA的时钟资源单粒子动态翻转的装置,通过采集在辐射源的照射下,被测FPGA30时钟输出端口输出的时钟频率,并将该时钟频率与预存储的初始化的被测FPGA30时钟输出端口输出的时钟频率进行比较,若不同则可以判定时钟资源发生单粒子动态翻转。或者,通过采集在辐射源的照射下,被测FPGA30的locked检测端口的电平;当确定locked检测端口的电平为低电平时,确定被测FPGA30时钟资源发生单粒子动态翻转。通过上述方式,可以精确的确定FPGA芯片的时钟资源是否发生单粒子翻转效应,从而避免不必要的损失发生。实施例2与实施例1相对应的,本发明实施例2还提供了一种检测FPGA的时钟资源单粒子动态翻转的方法流程示意图。具体如图2所示,该方法可以包括:步骤210,控制器将控制指令发送至过程控制单元。步骤220,过程控制单元根据控制指令控制时钟频率检测单元、时钟状态检测单元以及结果判断单元使能后,相继执行工作。具体的,时钟频率检测单元根据控制器的工作频率采集在辐射源照射下,被测FPGA时钟输出端口的时钟频率。步骤230,时钟状态检测单元检测被测FPGA的locked检测端口的电平。步骤240,结果判断单元根据被测FPGA时钟输出端口的时钟频率以及预存储的被测FPGA初始化的时钟频率,确定被测FPGA时钟资源是否发生单粒子动态翻转;和或,根据被测FPGA的locked检测端口的电平高低确定被测FPGA时钟资源是否发生单粒子动态翻转。可选的,步骤230具体可以包括:当被测FPGA时钟输出端口的时钟频率以及预存储的被测FPGA初始化的时钟频率不同时,则确定被测FPGA时钟资源发生单粒子动态翻转;和或,当被测FPGA的locked检测端口的电平为低电平时,确定被测FPGA时钟资源发生单粒子动态翻转。可选的,被测FPGA还包括:接收模块和处理模块。在步骤210之前,该方法还可以包括:步骤201,接收模块接收外部输入的基准时钟信号。步骤202,处理模块将基准时钟信号进行分频处理,分别获取初始化的时钟频率和初始化的locked信号。输出的locked信号主要用于检测时钟有没有锁死,如果这个信号被锁死了,则说明分频失去功能了。可选的,当确定被测FPGA时钟资源发生单粒子动态翻转时,方法还包括:步骤250,生成单粒子翻转记录,上传至上位机。对应的,除了预配置被测FPGA的方法步骤,及步骤201和步骤202之外,其他步骤可以多次重复执行,从而提升对FPGA的时钟资源的单粒子动态翻转效应的判断的准确度。本发明实施例提供的检测FPGA的时钟资源单粒子动态翻转的方法流程中各方法步骤均已在上述实施例1中做了详细的介绍,因此这里不做详细介绍。本发明实施例提供的一种检测FPGA的时钟资源单粒子动态翻转的方法,通过采集在辐射源的照射下,被测FPGA时钟输出端口输出的时钟频率,并将该时钟频率与预存储的初始化的被测FPGA时钟输出端口输出的时钟频率进行比较,若不同则可以判定时钟资源发生单粒子动态翻转。或者,通过采集在辐射源的照射下,被测FPGA的locked检测端口的电平;当确定locked检测端口的电平为低电平时,确定被测FPGA时钟资源发生单粒子动态翻转。通过上述方式,可以精确的确定FPGA芯片的时钟资源是否发生单粒子翻转效应,从而避免不必要的损失发生。实施例3此外,本发明实施例还提供了一种检测FPGA的时钟资源单粒子动态翻转的系统,该系统包括如实施例1的检测FPGA的时钟资源单粒子动态翻转的装置100以及上位机200。上位机200用于,传输控制指令至检测FPGA的时钟资源单粒子动态翻转的装置;以及接收单粒子翻转记录。本发明实施例提供的一种检测FPGA的时钟资源单粒子动态翻转的系统,通过采集在辐射源的照射下,被测FPGA时钟输出端口输出的时钟频率,并将该时钟频率与预存储的初始化的被测FPGA时钟输出端口输出的时钟频率进行比较,若不同则可以判定时钟资源发生单粒子动态翻转。或者,通过采集在辐射源的照射下,被测FPGA的locked检测端口的电平;当确定locked检测端口的电平为低电平时,确定被测FPGA时钟资源发生单粒子动态翻转。通过上述方式,可以精确的确定FPGA芯片的时钟资源是否发生单粒子翻转效应,从而避免不必要的损失发生。虽然,上文中已经用一般性说明及具体实施例对本发明作了详尽的描述,但在本发明基础上,可以对之作一些修改或改进,这对本领域技术人员而言是显而易见的。因此,在不偏离本发明精神的基础上所做的这些修改或改进,均属于本发明要求保护的范围。

权利要求:1.一种检测FPGA的时钟资源单粒子动态翻转的装置,其特征在于,所述装置包括:控制器、通信接口以及被测FPGA,所述被测FPGA被辐射源照射,所述被测FPGA至少包括时钟资源动态测试模块,所述时钟资源动态测试模块由过程控制单元、时钟频率检测单元、时钟状态检测单元以及结果判断单元构成;所述通信接口用于,接收上位机传输的控制指令并传输至所述控制器;所述控制器用于,将所述控制指令发送至所述过程控制单元;所述过程控制单元根据所述控制指令控制所述时钟频率检测单元、所述时钟状态检测单元以及结果判断单元使能后,相继执行工作;所述时钟频率检测单元用于,根据所述控制器的工作频率采集在辐射源照射下,所述被测FPGA时钟输出端口的时钟频率;所述时钟状态检测单元,用于检测所述被测FPGA的locked检测端口的电平;所述结果判断单元用于,根据所述被测FPGA时钟输出端口的时钟频率以及预存储的所述被测FPGA初始化的时钟频率,确定所述被测FPGA时钟资源是否发生单粒子动态翻转;和或,根据所述被测FPGA的locked检测端口的电平高低确定所述被测FPGA时钟资源是否发生单粒子动态翻转。2.根据权利要求1所述的装置,其特征在于,所述结果判断单元具体用于,当所述被测FPGA时钟输出端口的时钟频率以及预存储的所述被测FPGA初始化的时钟频率不同时,则确定所述被测FPGA时钟资源发生单粒子动态翻转;和或,当所述被测FPGA的locked检测端口的电平为低电平时,确定所述被测FPGA时钟资源发生单粒子动态翻转。3.根据权利要求1或2所述的装置,其特征在于,所述被测FPGA还包括:接收模块和处理模块,所述接收模块,用于接收外部输入的基准时钟信号;所述处理模块,用于将所述基准时钟信号进行分频处理,获取初始化的时钟频率;其中,输出所述初始化的时钟频率的端口为被测FPGA的时钟输出端口,所述时钟输出端口与所述时钟频率检测单元电连接;所述被测FPGA的locked检测端口与所述时钟状态检测单元电连接。4.根据权利要求2所述的装置,其特征在于,所述装置还包括:发射器,用于当确定所述被测FPGA时钟资源发生单粒子动态翻转时,生成单粒子翻转记录,上传至所述上位机。5.一种检测FPGA的时钟资源单粒子动态翻转的方法,其特征在于,所述方法应用于一种检测FPGA的时钟资源单粒子动态翻转的装置,所述装置包括:控制器、通信接口以及被测FPGA,所述被测FPGA被辐射源照射,所述被测FPGA至少包括时钟资源动态测试模块,所述时钟资源动态测试模块由过程控制单元、时钟频率检测单元、时钟状态检测单元以及结果判断单元构成,所述方法包括:所述通信接口接收上位机传输的控制指令并传输至所述控制器;所述控制器将所述控制指令发送至所述过程控制单元;所述过程控制单元根据所述控制指令控制所述时钟频率检测单元、所述时钟状态检测单元以及结果判断单元使能后,相继执行工作;所述时钟频率检测单元根据所述控制器的工作频率采集在辐射源照射下,所述被测FPGA时钟输出端口的时钟频率;所述时钟状态检测单元检测所述被测FPGA的locked检测端口的电平;所述结果判断单元根据所述被测FPGA时钟输出端口的时钟频率以及预存储的所述被测FPGA初始化的时钟频率,确定所述被测FPGA时钟资源是否发生单粒子动态翻转;和或,根据所述被测FPGA的locked检测端口的电平高低确定所述被测FPGA时钟资源是否发生单粒子动态翻转。6.根据权利要求5所述的方法,其特征在于,所述结果判断单元根据所述被测FPGA时钟输出端口的时钟频率以及预存储的所述被测FPGA初始化的时钟频率,确定所述被测FPGA时钟资源是否发生单粒子动态翻转;和或,根据所述被测FPGA的locked检测端口的电平确定所述被测FPGA时钟资源是否发生单粒子动态翻转,具体包括:当所述被测FPGA时钟输出端口的时钟频率以及预存储的所述被测FPGA初始化的时钟频率不同时,则确定所述被测FPGA时钟资源发生单粒子动态翻转;和或,当所述被测FPGA的locked检测端口的电平为低电平时,确定所述被测FPGA时钟资源发生单粒子动态翻转。7.根据权利要求5或6所述的方法,其特征在于,所述被测FPGA还包括:接收模块和处理模块;所述通信接口接收上位机传输的控制指令并传输至所述控制器之前,所述方法还包括:所述接收模块接收外部输入的基准时钟信号;所述处理模块将所述基准时钟信号进行分频处理,分别获取初始化的时钟频率和初始化的locked信号。8.根据权利要求5所述的方法,其特征在于,当确定所述被测FPGA时钟资源发生单粒子动态翻转时,所述方法还包括:生成单粒子翻转记录,上传至所述上位机。9.一种检测FPGA的时钟资源单粒子动态翻转的系统,其特征在于,所述系统包括如权利要求1-4任一项所述的装置权利要求和上位机;所述上位机用于,传输控制指令至所述检测FPGA的时钟资源单粒子动态翻转的装置;以及接收所述单粒子翻转记录。

百度查询: 西北工业大学 一种检测FPGA的时钟资源单粒子动态翻转的装置及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。