申请/专利权人:东芝存储器株式会社
申请日:2019-07-25
公开(公告)日:2020-07-24
公开(公告)号:CN211088269U
主分类号:H01L27/1157(20170101)
分类号:H01L27/1157(20170101);H01L27/11582(20170101)
优先权:["20190320 JP 2019-053449"]
专利状态码:有效-授权
法律状态:2020.07.24#授权
摘要:本实用新型的实施方式提供一种选择栅极线与接点之间的连接良好的半导体存储装置。本实用新型的一实施方式的半导体存储装置具备:多个第1导电体层,在第1方向上积层;第1半导体层,在所述多个第1导电体层内沿所述第1方向延伸;第1电荷累积层,设置在所述多个第1导电体层与所述第1半导体层之间;多个第2导电体层,在所述多个第1导电体层的上方沿所述第1方向积层;以及第3导电体层,从所述多个第2导电体层之中最下层的上表面起,在所述多个第2导电体层之中除所述最下层以外的1个或多个层内沿所述第1方向延伸,且与所述多个第2导电体各自的上表面相接。
主权项:1.一种半导体存储装置,其特征在于具备:多个第1导电体层,在第1方向上积层;第1半导体层,在所述多个第1导电体层内沿所述第1方向延伸;第1电荷累积层,设置在所述多个第1导电体层与所述第1半导体层之间;多个第2导电体层,在所述多个第1导电体层之中最上层的上方沿所述第1方向积层;以及第3导电体层,从所述多个第2导电体层之中最下层的上表面起,在所述多个第2导电体层之中除所述最下层以外的1个或多个层内沿所述第1方向延伸,且与所述多个第2导电体各自的上表面相接。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。