申请/专利权人：富士电机株式会社

申请日：2017-05-24

公开（公告）日：2020-07-28

公开（公告）号：CN108475983B

主分类号：H02M1/34(20070101)

分类号：H02M1/34(20070101);H01L25/07(20060101);H01L25/18(20060101);H02M1/00(20070101);H02M7/48(20070101);H03K17/16(20060101)

优先权：["20160711 JP 2016-136827"]

专利状态码：失效-未缴年费专利权终止

法律状态：2023.06.02#未缴年费专利权终止;2018.09.25#实质审查的生效;2018.08.31#公开

摘要：本发明抑制在搭载有SiC元件的半导体装置中产生的高频噪声。半导体装置100具备：串联连接的半导体元件14a、15a；与半导体元件14a并联连接的SiC二极管元件14b；振动抑制电路20，其与半导体元件14a和SiC二极管元件14b并联连接，用于抑制在半导体元件15a导通时在SiC二极管元件14b产生的电压变化。通过振动抑制电路20来抑制在半导体元件15a导通时在SiC二极管元件14b产生的电压变化，提高对于半导体装置100的可靠性。

主权项：1.一种半导体装置（100），其特征在于，具备：串联连接的第一半导体元件（14a）和第二半导体元件（15a）；第一SiC二极管元件（14b），其与所述第一半导体元件（14a）并联连接；第一振动抑制电路（20），其与所述第一半导体元件（14a）和所述第一SiC二极管元件（14b）并联连接，用于抑制在所述第二半导体元件（15a）导通时在所述第一SiC二极管元件（14b）产生的电压变化；第二SiC二极管元件（15b），其与所述第二半导体元件（15a）并联连接；以及框体（10），其容纳所述第一半导体元件（14a）、所述第二半导体元件（15a）、所述第一SiC二极管元件（14b）和所述第二SiC二极管元件（15b），所述框体（10）具有：第一端子容纳部（11c3），其容纳第一端子（18b），且从所述框体（10）的主体部分的上表面向上方突出，所述第一端子（18b）连接在所述第一半导体元件（14a）中的与所述第二半导体元件（15a）相反的一侧，并且与第一外部端子（18）连接；以及第二端子容纳部（11c2），其容纳第二端子（17b），且从所述框体（10）的主体部分的上表面向上方突出，所述第二端子（17b）连接在所述第一半导体元件（14a）和所述第二半导体元件（15a）之间，或者连接在所述第二半导体元件（15a）中的与所述第一半导体元件（14a）相反的一侧，并且与第二外部端子（17）连接，所述第一振动抑制电路（20）具有从所述框体（10）的外侧安装于所述框体（10）的附加基板（21），所述附加基板（21）由绝缘性材料成形，并且包括彼此分开的第一部分基板（21a）和第二部分基板（21b），所述附加基板（21）固定于所述第一端子容纳部（11c3）和所述第二端子容纳部（11c2），所述第一振动抑制电路（20）具有串联连接的电阻（23）和电容器（24），所述电阻（23）和所述电容器（24）中的至少一个元件具有弹性，所述电阻（23）和所述电容器（24）中的至少一个横跨所述第一部分基板（21a）与所述第二部分基板（21b）之间而设置。

全文数据：半导体装置及振动抑制装置技术领域[0001]本发明涉及半导体装置及振动抑制装置。背景技术[0002]作为半导体装置的一个例子，在功率调节器PCS、逆变器、智能电网等电力转换系统中安装有:将肖特基势垒二极管SBD等整流元件与绝缘栅双极型晶体管IGBT、金属氧化物半导体场效应晶体管MOSFET等开关元件反向并联连接而构成的开关装置或者将2个开关装置串联连接而构成的装置。在这些系统中，在半导体装置内的开关元件导通或关断时或者整流元件中的反向恢复时，因为突然的电流变化didt而导致装置内的布线电感L产生浪涌电压Ldidt，因此有时例如10kHz以下的高频噪声泄漏到系统内的其他装置。[0003]因此，在例如专利文献1中公开了与半导体装置内的主电路电连接且在外部露出的2个端子之间连接有缓冲电路的半导体装置。作为缓冲电路，采用将电阻元件和电容器元件串联地连接而构成的RC缓冲。通过RC缓冲，能够吸收因浪涌电压而引起的高频噪声，能够防止向装置外泄漏。[0004]专利文献1:日本特开2014-128066号公报发明内容[0005]技术问题[0006]近年来，正在不断进行搭载了像碳化硅化合物半导体SiC元件等化合物半导体元件那样的下一代半导体元件的功率半导体装置简称为半导体装置的开发。SiC元件相对于现有的硅半导体Si元件，绝缘破坏电场强度更高，所以为高耐压，另外，能够使杂质浓度更高，使活性层更薄，所以能够实现能够高效率且高速动作的小型的半导体装置。但是，这样的半导体元件由于可以进行高速动作，所以可以产生在现有的RC缓冲或者C缓冲中无法解决或无法抑制的高频噪声。[0007]技术方案[0008]项目1[0009]半导体装置可以具备串联连接的第一半导体元件和第二半导体元件。[0010]半导体装置可以具备与第一半导体元件并联连接的第一Sic二极管元件。[0011]半导体装置可以具备第一振动抑制电路，上述第一振动抑制电路与第一半导体元件和第一SiC二极管元件并联连接，用于抑制在第二半导体元件导通时在第一SiC二极管元件产生的电压变化。[0012]项目2[0013]半导体装置还可以具备与第二半导体元件并联连接的第二SiC二极管元件。[0014]项目3[0015]第一振动抑制电路可以具有串联连接的电阻和电容器。[0016]项目4[0017]第一振动抑制电路可以抑制10MHz以上的电压变化。[0018]项目5[0019]第一振动抑制电路可以抑制1MHz以上且100MHz以下的电压变化。[0020]项目6[0021]电容器可以具有lOOnF以下的电容。[0022]项目7[0023]电容器可以具有InF以上且20nF以下的电容。[0024]项目8[0025]第一振动抑制电路所具有的电阻和电容器中的至少一个可以具有弹性。[0026]项目9[0027]半导体装置可以还具备容纳第一半导体元件、第二半导体元件、第一SiC二极管元件和第二SiC二极管元件的框体。[0028]框体可以具有第一端子容纳部和第二端子容纳部，所述第一端子容纳部容纳第一端子，且从框体的主体部分突出，所述第一端子应该连接在第一半导体元件中的与第二半导体元件相反的一侧，并且与第一外部端子连接，所述第二端子容纳部容纳第二端子，且从框体的主体部分突出，所述第二端子应该连接在第一半导体元件与第二半导体元件之间，或者连接在第二半导体元件中的与第一半导体元件相反的一侧，并且与第二外部端子连接。[0029]项目10[0030]第一振动抑制电路可以搭载在第一端子容纳部和第二端子容纳部中的、与第一外部端子和第二外部端子连接的面。[0031]项目11[0032]第一振动抑制电路可以与第一外部端子一起螺纹固定到第一端子容纳部内的第一端子，并且，第一振动抑制电路可以与第二外部端子一起螺纹固定到第二端子容纳部内的第二端子。[0033]项目12[0034]第一振动抑制电路可以搭载在第一端子容纳部和第二端子容纳部中的、相对于与第一外部端子和第二外部端子连接的面位于侧方的侧面。[0035]项目13[0036]第一振动抑制电路可以具有从框体的外侧安装于框体的附加基板。[0037]附加基板可以固定于第一端子容纳部和第二端子容纳部。[0038]项目14[0039]附加基板可以包括彼此分开的第一部分基板和第二部分基板。[0040]第一振动抑制电路可以具有串联连接的电阻和电容器，电阻和电容器中的至少一个具有弹性，以横跨在第一部分基板与第二部分基板之间的方式设置。[0041]项目15[0042]第一振动抑制电路可以连接在第一端子与第二端子之间，上述第一端子连接在第一半导体元件中的与第二半导体元件相反的一侧，上述第二端子连接在第一半导体元件与第二半导体元件之间。[0043]项目16[0044]半导体装置还可以具备第二振动抑制电路，上述第二振动抑制电路设置在第三端子与第二端子之间，用于抑制在第一半导体元件导通时在第二SiC二极管元件产生的电压变化，所述第三端子连接在第二半导体元件中的与第二端子侧相反的一侧。[0045]项目⑺[0046]第一振动抑制电路可以设置到第一端子与第二端子之间，上述第一端子连接在第一半导体元件中的与第二半导体元件相反的一侧，上述第二端子连接在第二半导体元件中的与第一半导体元件相反的一侧。[0047]项目18[0048]半导体装置还可以具备与第一半导体元件、第一SiC二极管元件和第一振动抑制电路并联连接的RC缓冲电路。[0049]项目19[0050]RC缓冲电路可以具备电容器，所述电容器具有400nF以上且10UF以下的电容。[0051]项目20[0052]振动抑制装置可以附加于半导体装置，所述半导体装置具有串联连接的第一半导体元件和第二半导体元件、与第一半导体元件并联连接的第一SiC二极管元件，所述振动抑制装置安装于半导体装置的框体，与第一半导体元件和第一SiC二极管元件并联连接，用于抑制在第二半导体元件导通时在第一SiC二极管元件产生的电压变化。[0053]项目21[0054]振动抑制电路可以具有串联连接的电阻和电容器，上述串联连接的电阻和电容器与第一半导体元件和第一SiC二极管元件并联连接。[0055]项目22[0056]框体可以具有:第一端子容纳部，其容纳第一端子，且从框体的主体部分突出，所述第一端子应该设置在第一半导体元件中的与第二半导体元件相反的一侧，并且与第一外部端子连接；以及第二端子容纳部，其容纳第二端子，且从框体的主体部分突出，所述第二端子应该设置在第一半导体元件和第二半导体元件之间，或者设置在第二半导体元件中的与第一半导体元件相反的一侧，并且与第二外部端子连接。[0057]该振动抑制装置可以搭载于第一端子容纳部和第二端子容纳部中的、与第一外部端子和第二外部端子连接的面，或者搭载于第一端子容纳部和第二端子容纳部中的、相对"于与第一外部端子和第二外部端子连接的面位于侧方的侧面。[0058]应予说明，上述发明内容未列举本发明的所有特征。另外，这些特征组的子组合也另外能够成为发明。附图说明[0059]图1A是在俯视时表示半导体装置的构成。[0060]图1B是在侧视时表示半导体装置的构成。[0061]图2表示半导体装置的内部构成。[0062]图3A表示振动抑制电路的构成。L0063]图3B表示变形例的振动抑制电路的构成。[0064]图4A表示半导体装置的电路构成。[0065]图4B表示第一变形例的半导体装置的电路构成。t〇〇66]图5表示导通时的电流和电压的过渡性变化。[0067]图6A表示第二变形例的半导体装置的电路构成。[0068]图6B表示第三变形例的半导体装置的电路构成。[0069]图6C表示第四变形例的半导体装置的电路构成。[G070]符号说明[0071]10…框体，11…主体，11a…台阶部，llao…贯通孔，lib…凹部，11c…突出部，11C1〜lie:?…端子容纳部，12…端子容纳体，12i〜123…孔部，I3…基板，13a…绝缘板，13b…电路层，13h〜13b4…布线图案，13c…电路层，14a…半导体元件，14b".SiC二极管元件，15a...半导体元件，15b."SiC二极管元件，16…外部端子，16〇…孔部，lfe…导电部件，16b…端子，17…外部端子，no…孔部，17a…导电部件，17b…端子，17cr"螺栓，18…外部端子，18〇…孔部，18a…导电部件，18b…端子，18c".螺栓，19…外部端子，20、20’…振动抑制电路，21…附加基板，21a…第一部分基板，21b…第二部分基板，22a〜22c…布线图案，23…电阻，23a、23b…电阻元件，24…电容器，27…垫圈，30".RC缓冲电路，33…电阻，34…电容器，40-.C整体缓冲电路，44…电容器，100、110、120、130、140〜半导体装置。具体实施方式[G072]以下，通过发明的实施方式说明本发明，但以下的实施方式并非限定权利要求的发明。另外，实施方式中说明的特征的所有组合并不一定是发明的解决方案所必须的。[0073]图1A、图1B和图2分别表示本实施方式的半导体装置100的俯视和侧视时的构成和内部构成。这里，将图1A中的上下方向以及图1B和图2中的前后方向称为纵向，将图1A和图1B和图2中的左右方向称为横向，将图1A中的前后方向和图1B和图2中的上下方向称为高度方向。半导体装置100的目的在于，通过安装振动抑制电路而抑制在开关元件的导通时产生的高频噪声，优选的目的在于，进一步构成对于热应力等应力具有高可靠性的振动抑制电路。[0074]半导体装置100具备框体10、基板13、半导体元件14a和15a、SiC二极管元件14b和15b、外部端子16〜18、导电部件16a〜18a、外部端子19和振动抑制电路20。[0075]应予说明，在本说明书中，如果没有特别说明，“连接”就包括能够通电地电连接。[0076]框体10是将半导体装置100的构成各部分固定到内部的部件，其中，是将外部端子19的上端突出，基板13的下表面与框体10的底面齐平地露出并进行密封，并且将外部端子16〜18各自的上表面在框体10的上表面上露出并固定的部件。框体10包括通过使用例如像环氧树脂那样的热固性树脂进行模压成型而形成的主体11和端子容纳体12。[0077]应予说明，框体10不限于模压成型，还可以通过向内部空间填充硅凝胶等凝胶填充材料，从而将半导体装置100的构成各部分密封。另外，不限于使基板13的下表面从框体10的底面露出而将构成各部分密封于框体10内，可以通过焊料等接合材料将基板13接合到例如由铜等金属材料构成的板状的基材部件上，在基材部件的周缘上通过粘接剂等固定框体，将其作为在底面具有基材部件的框体1〇,在其内部密封构成各部分。由此，由后述的半导体元件产生的热量介由基板I3和基材部件向实际安装有半导体装置100的部件、即散热片排出。[0078]主体11具有以单轴方向（S卩，横向）为长边的大致长方体和从其上表面中央向上方突出的大致长方体状的突出部11C。在主体11的上表面形成有在俯视时从突出部11C的中央起向附图左方延伸的凹部lib。可以向凹部lib内插入后述的端子容纳体12。另外，主体11在4个角部具有在俯视时大致为正方形的台阶部11a，在各个台阶部11a形成有在高度方向贯通的贯通孔llao。通过在贯通孔llao从上方插入螺栓等固定件，从而能够将半导体装置1〇〇固定于外部装置等。[0079]突出部11c构成插入到凹部lib内的端子容纳体12,以及在单轴方向上介由槽部连接的多个端子容纳部llci-llcs。突出部11c在与3个端子容纳部11C1〜11C3相对应的凹部lib内的位置分别容纳后述的外部端子I6〜18。然而，外部端子16〜18在侧视下具有U字状，使在中央形成了孔部16〇〜1¾的外部端子16〜I8的上表面朝向上方，将U字的开口端朝向纵向的一侧，在它们的内侧，能够将端子容纳体12以沿横向插通的方式配置到凹部1lb内。[0080]端子容纳体12是容纳端子16b〜18b，并且固定外部端子16〜18的部件。端子容纳体12具有与主体11的凹部lib相同的形状，即在以单轴方向为长边的平板上，与3个端子容纳部llCl〜llc3相对应地具有在单轴方向上介由槽部连接的3个凸部。在3个凸部各自的上表面中央形成有例如俯视六边形的孔部12i〜123,作为端子16b〜18b的一个例子，使内螺纹朝向高度方向而分别容纳相同形状的螺母。[0081]多个在本实施方式中，作为一个例子为3个端子容纳部11C1〜11C3通过如下方式而构成:使上述端子容纳体12穿过容纳到主体11的凹部lib内的外部端子16〜18各自的内侧，向附图右方插入到凹部11b内。此时，容纳于端子容纳体12的端子即，螺母16b〜18b的内螺纹在纵向和横向上被定位，在高度方向上与外部端子16〜18的孔部16〇〜18〇连通。由此，将作为固定件的一个例子的螺栓l7c和18c介由用于与后述的振动抑制电路20的附加基板21和其他半导体装置等连接的导电板未图不），穿过外部端子16^〜18的孔部16。"〜18〇并螺入到端子16b〜18b的内螺纹，由此能够将附加基板21和导电板以能够装卸的方式与外部端子16〜18连接，并且以能够拆卸的方式固定到框体10。[0082]基板13是搭载有半导体元件等的平板上的部件，例如可以采用DCBDirectCopperBonding:直接键合铜基板、AMBActiveMetalBrazing:活性金属奸焊基板等。基板13包括绝缘板1¾和电路层13b、1：3C。绝缘板13a是例如由氮化铝、氮化硅、氧化铝等绝缘性陶瓷构成的板状部件。电路层13b、13c使用例如铜、铝等导电性金属，分别设置于绝缘板13a的上表面和下表面。应予说明，电路层13b包括与半导体元件和或导电部件连接的布线图案13bi〜13b4。[0083]半导体元件14a、15a分别是第一半导体元件和第二半导体元件的一个例子也可以是第二半导体元件和第一半导体元件的一个例子），例如是由SiC等化合物半导体构成的开关元件，可以采用在表面和背面分别具有电极的纵向型的金属氧化物半导体场效应晶体管103?£1'、绝缘栅双极型晶体管（1031'等。应予说明，半导体元件148、15不限于纵向型的元件，可以是仅在表面设有电极的横向型的元件。半导体元件14a、15a分别搭载于基板13上的布线图案13bi、13b3上。[0084]在半导体元件14a、l5a为IGBT或M0SFET的情况下，在表面具有发射电极源电攸利樹电极，仕H囱具有集电电极漏电极）。半导体元件14a、15a通过焊料等接合材料，分别将背面接合于布线图案13h、13b3而固定在基板13上。[0085]SiC二极管元件I4b、15b分别是第一SiC二极管元件和第二SiC二极管元件的一个例子也可以是第二SiC二极管元件和第一SiC二极管元件的一个例子），是由sic构成的整流元件，作为一个例子，可以采用在表面和背面分别具有电极的纵向型的肖特基势垒二极管SBD。应予说明，SiC二极管元件14b、15b不限于纵向型的元件，还可以是仅在表面设有电极的横向型的元件。SiC二极管元件14b、15b分别搭载在基板13上的布线图案13bl、13b3上。[0086]SiC二极管元件14b、1¾在表面具有阳极电极，在背面具有阴极电极。SiC二极管元件1仙、1513通过焊料等接合材料分别将背面接合到布线图案13131、1313，从而固定在基板13上。由此，SiC二极管元件14b、15b的阴极电极分别与半导体元件丨4a、15a的集电电极连接。[0087]另外，SiC二极管元件14b、15b的阳极电极使用例如铜、铝等导电性金属或者由铁铝合金等导电性合金构成的导线未图示而分别与半导体元件14a、15a的发射电极连接。由此，SiC二极管元件14b、15b分别与半导体元件14a、15a反向并联连接而构成开关装置。另夕卜，半导体元件15a的发射电极使用导线（未图示连接到基板13上的布线图案13bl。由此，反向并联连接的半导体元件15a和SiC二极管元件15b与反向并联连接的半导体元件14a和SiC二极管元件14b串联连接。此外，SiC二极管元件14b的阳极电极使用导线未图示进一步连接到基板13上的布线图案l：3b2,半导体元件14a、15a的栅电极使用导线未图示连接到基板13上的布线图案13b4。[0088]外部端子16〜I8是用于将从半导体元件14a、15a输出的电流导通并将其输出到半导体装置100外的端子，例如是通过将铜、铝等导电性金属的板状部件变形成侧视U字状而形成的。外部端子I6〜I8如上所述，在上表面的中央分别形成有孔部16〇〜18〇,配置在与3个端子容纳部llci〜11C3相对应的框体10的凹部lib内的位置。[0089]导电部件l6a〜ISa是分别设置在基板13上的布线图案13bi〜13b3与外部端子16〜18之间，用于在它们之间流通从半导体元件14a、15a输出的电流的导电性的部件，作为一个例子，使用铜、铝等导电性金属成型为平板状或圆柱状。[0090]导电部件16a〜ISa利用焊料等接合材料或者超声波接合将各自的下端接合于布线图案13h〜13b3,从而直立设置于基板13上，通过焊接、钎焊、或者铆接将各自的上端连接到外部端子16〜18的下表面。通过导电部件16a，将半导体元件14a的集电电极、SiC二极管元件14b的阴极电极、半导体元件15a的发射电极和SiC二极管元件15b的阳极电极介由布线图案13比、导线（未图示）和端子16b与外部端子16连接，通过导电部件17a，将半导体元件14a的发射电极和SiC二极管元件14b的阳极电极介由布线图案13b2、导线（未图示和端子17b与外部端子17连接，通过导电部件ISa，将半导体元件15a的集电电极和SiC二极管元件15b的阴极电极介由布线图案13b3和端子18b与外部端子18连接。[0091]外部端子I9是用于从半导体装置100外向半导体元件14a、15a输入控制信号的端子，或者是用于将半导体元件14a、15a的输出信号输出到半导体装置100外的端子。外部端子19使用例如铜、铝等导电性金属，成型为以高度方向为长边的平板状。外部端子19包括4个端子，直立设置在基板13的布线图案13b4上，从框体10的上表面突出。应予说明，布线图案l3b4介由导线未图示）与半导体元件14a、15a的栅电极和发射电极连接。外部端子19中的2个端子介由布线图案13b4和导线（未图示）与半导体元件14a和15a的栅电极连接，而作为栅极端子发挥功能。另外，外部端子19中的其余2个端子介由布线图案13b4和导线未图示与半导体元件l4a、15a的发射电极连接，而作为发射极端子发挥功能。[0092]图3A是在俯视中表示振动抑制电路20的构成。在搭载了SiC-SBD等SiC元件的半导体装置100中，由于其动作高速，所以有时特别是在导通时产生高频噪声。由于噪声是因SiC-SBD的结电容引起而例如为丨⑽取以上且2〇MHz以下这样的高频，所以几乎不衰减装置内的寄生电容地通过而泄漏到装置外。振动抑制电路20抑制这样的高频噪声，即抑制在半导体元件15a导通时在SiC二极管元件14b产生的电压变化和或在半导体元件14a导通时在SiC二极管元件15b产生的电压变化例如高频噪声）。振动抑制电路20具有附加基板21、电阻23和电容器24。[0093]附加基板21是搭载电阻23和电容器24而用于从框体10的外部将振动抑制电路20安装于框体的平板状的部件，例如可以采用DCBDirectCopperBonding基板、AMBActiveMetalBlazing基板等，另外，还可以采用印刷电路基板。附加基板21通过使用例如氮化铝、氮化硅、氧化铝等绝缘性陶瓷成型为板状，在其表面设置使用例如铜、铝等导电性金属相互分开的3个布线图案22a〜22c而构成。附加基板21在附图左右侧分别形成有用于供作为固定件的一个例子的螺栓17c、18c通过的贯通孔未图示）。[0094]电阻23是用于消耗从半导体装置1〇〇输出的高频噪声的电力的电阻元件。在本实施方式中，电阻23以并联连接2个电阻元件23a、23b的方式构成，电阻元件23a、23b的两端分别连接到附加基板21的布线图案22a、22b。在此，电阻23即电阻元件23a、23b可以使用具有弹力的电阻材料成型为至少能够微小变形的形状，例如侧视下U字状，将电阻元件23a、23b的两端分别连接到不同的布线图案。在此，由于在半导体装置100内瞬间流过大电流而产生热应力，或者在装置内的导电部件或者与装置连接的导电部件内瞬间流过大电流而产生磁场，所以有时因为该磁场而对与振动抑制电路20连接的外部端子16〜18施加应力。利用具有弹力的电阻23,对于附加基板21的机械性振动而柔软地变形而吸收振动，从而能够维持例如电阻元件23a、Mb与附加基板21的良好的接合，能够提高振动抑制电路20对于机械性振动的可靠性。[0095]电容器24是用于吸收从半导体装置100输出的高频噪声的电力的电容元件。电容器24连接在附加基板21的布线图案22b和22c之间，与电阻23串联连接。在此，电容器24使用膜、纸等具有弹力的电介质形成为至少能够微小变形。由此，通过对于附加基板21的机械性振动而柔软地变形而吸收振动，从而能够维持例如电容器24与附加基板21的良好的接合，能够提高振动抑制电路20对于机械性振动的可靠性。[00%]在此，电容器24例如具有100nF，更优选具有InF以上且20nF以下的容量。电阻23例如具有1Q以上且10Q以下的电阻。由此，振动抑制电路20抑制1MHz以上100MHz的电压变化，优选抑制10MHz以上的电压变化，更优选抑制10MHz以上且20MHz以下的电压变化。[0097]振动抑制电路20搭载在外部端子17、18的上表面露出的框体10,即端子容纳部11C1、1lc2的上表面上。在此，振动抑制电路20如上所述，使作为固定件的一个例子的螺栓l7c、18c分别介由矩形的垫圈27、28,进一步通过设置于附加基板21的贯通孔未图示）、用于将外部端子I7、18与其他半导体装置等连接的导电板未图示）以及外部端子17、18的孔部17〇、18〇,螺入到容纳于构成端子容纳部11〇2、11〇3的端子容纳体12的端子1713、1813的内螺纹而进行螺纹固定，从而与导电板一起连接在外部端子17与18之间。由此，使附加基板21上的布线图案22a、22c分别通过螺栓17c、18c与外部端子17、18连接，在它们之间串联连接有电阻23和电容器24。[0098]应予说明，振动抑制电路20可以搭载于构成端子容纳部llci〜llc3的框体10的突出部11c或者端子容纳体12的纵向的一侧的侧面。在这种情况下，在突出部11c或端子容纳体12的侧面设置例如沿着横向延伸的凹部，在其内嵌入电阻元件和电容元件，电阻元件和电容元件串联连接在和与端子容纳部llci〜llc3对应地容纳到凹部lib内的外部端子16〜18连接的3个布线或3个布线中的任意2个之间，从而构成振动抑制电路20。[00"]通过上述构成的振动抑制电路20和将其固定于框体10的螺栓17c、18c等部件，能够选择相对于半导体装置1〇〇的内部电路分别具有适当的电阻和电容的振动抑制电路20，能够装卸地固定于框体10的端子容纳部llci〜llc3上或端子容纳部11C1〜11C3或突出部11c的侧面。[0100]图3B是在俯视中表示变形例的振动抑制电路20’的构成。振动抑制电路20’具有附加基板2121a、21b、电阻23和电容器24。应予说明，对于与上述振动抑制电路20的构成各部分相同或对应的部件标注相同的符号，省略其说明。[0101]附加基板21包括相互分开的第一部分基板21a和第二部分基板21b。第一部分基板21a可以与振动抑制电路20的附加基板21同样地构成。然而，在表面设有1个布线图案22a。另外，形成有用于供作为固定件的一个例子的螺栓17c通过的贯通孔未图示）。第二部分基板2la可以与振动抑制电路20的附加基板21同样地构成。然而，在表面设有相互分开的2个布线图案22b、22c。另外，形成有用于供作为固定件的一个例子的螺栓18c通过的贯通孔未图示）。[0102]在本实施方式中，电阻23是将2个电阻元件2：3a、23b并联组合而构成的，电阻元件23a、23b的两端分别连接在第一部分基板21a的布线图案22a和第二部分基板21b的布线图案22b。在此，电阻23、即电阻元件2；3a、23b使用具有弹力的电阻素材成型为至少能够微小变形的形状，例如侧视下U字状，以横跨第一部分基板21a和第二部分基板21b的方式设置。由此，通过对于附加基板21，即第一部分基板21a和第二部分基板21b的机械性振动而柔软地变形而吸收振动，从而能够维持例如电阻元件23a、23b与附加基板21的良好的接合，能够提高振动抑制电路20’对于机械性振动的可靠性。[0103]电容器24连接在第二部分基板21b的布线图案22b、22c之间，与电阻23串联地连接。在此，电容器24使用膜、纸等具有弹力的电介质，形成为至少能够微小变形。由此，通过对于附加基板21的机械性振动而柔软地变形而吸收振动，从而能够维持例如电容器24与附加基板21的良好的接合，能够提高振动抑制电路20’对于机械性振动的可靠性。[0104]应予说明，可以将电容器24设置为横跨在第一部分基板21与第二部分基板211之间来代替将电阻23设置为横跨在第一部分基板2la和第二部分基板2ib之间。可以使用振动抑制电路20’来代替振动抑制电路20，或者也可以同时使用振动抑制电路20，和振动抑制电路20。[0105]应予说明，在附加基板21中，不限于使第一部分基板21a和第二部分基板21b相互分离，例如可以在中间设置狭缝而使附加基板21局部分离，可以横跨该局部分开的第一部分基板21a与第二部分基板21b之间来设置电阻23和或电容器24。[0106]图4A表示半导体装置100的电路构成。半导体元件Ma、15a介由布线图案I3bi〜13b：B、导线（未图示）和导电部件17a、1¾串联连接在外部端子17、I8之间。SiC二极管元件14b介由布线图案1¾和导线未图示与半导体元件14a并联连接，SiC二极管元件15b介由布线图案13b3和导线未图示与半导体元件15a并联连接。另外，振动抑制电路2〇在外部端子17、18之间与半导体元件14a、15a和SiC二极管元件14b、15b并联连接。[0107]在半导体装置100中，半导体元件14a、15a介由外部端子I9、布线图案I3b4和导线未图示），将控制信号其中包含开关信号输入到各自的栅电极，从而被导通或关断，使电流从外部端子18向外部端子16流通或者停止流通，或者使电流从外部端子16向外部端子17流通或者停止流通。另外，振动抑制电路20用于抑制在半导体元件15a导通时在SiC二极管兀件14b广生的电压变化和或在半导体兀件14a导通时在SiC二极管元件15b产生的电压变化例如高频噪声）。[0108]应予说明，振动抑制电路2〇不限于对于半导体元件14a、15a和SiC二极管元件14b和15b共通地设置，可以分别单独地对半导体元件14a和SiC二极管元件14b和半导体元件15a和SiC二极管元件15b而设置。[0109]图4B表示第一变形例的半导体装置110的电路构成。半导体元件I4a、15a和SiC二极管元件14b、1¾与半导体装置100同样地连接在外部端子17、18之间。与此相对，2个振动抑制电路20中的一个与半导体元件14a和SiC二极管元件14b并联地连接在外部端子16、17之间，2个振动抑制电路20中的另一个与半导体元件15a和SiC二极管元件15b并联地连接在外部端子16、18之间。[0110]在半导体装置110中，连接在外部端子16、17之间的振动抑制电路20用于抑制在半导体元件15a导通时在SiC二极管元件14b产生的电压变化，连接在外部端子16、18之间的振动抑制电路20抑制在半导体元件14a导通时在SiC二极管元件15b产生的电压变化。[0111]应予说明，在变形例的半导体装置110中，不限于分别对半导体元件14a和SiC二极管元件14b和半导体元件lfe和SiC二极管元件15b设置振动抑制电路20,可以仅对一个设置振动抑制电路20。[0112]图5表示在半导体装置1〇〇、11〇中，在半导体装置导通时的电流和电压的瞬态响应试验的结果。这里，在半导体装置100的振动抑制电路20中，将电阻23的电阻设为2.5D，将电容器24的电容设为llnF。将其作为实施例1。另外，在半导体装置110的振动抑制电路20中，将电阻23的电阻设为6.8D，将电容器24的容量设为5.2nF。将其作为实施例2。另外，将不包括振动抑制电路20的半导体装置100作为比较例。在瞬态响应试验中，在各不包括振动抑制电路2〇的半导体装置100比较例）、半导体装置100实施例1和半导体装置110实施例2中，在外部端子16、18之间分别连接有布线电感，在外部端子17、18之间连接有电压源，在将半导体元件14a导通时，将其通电，测定从外部端子17输出的电流Ic以及施加在外部端子16、18之间的电压Vce的瞬态响应特性。[0113]在比较例中，如果使半导体元件14a导通，则电流Ic缓慢增加，在大约280ns处达到波峰而转向下降，在大约330ns处达到波谷而再次转向增加，在大约370ns处再次达到波峰而转向下降，之后，以80ns以上且100ns以下的周期重复增减（S卩，振动）而饱和。另一方面，电压VCE从大约280ns开始急剧增加，在大约320ns处达到波峰而转向下降，在大约370ns处达到波谷而再次转向增加，并且在430ns处再次达到波峰而转向下降，之后，以80ns以上且100ns以下的周期重复增减（S卩，以10MHz以上且12.5MHz以下振动）而饱和。这里，电流Ic和电压Vce的振动大约以1200ns衰减。[0114]在实施例1中，如果使半导体元件14a导通，则电流Ic缓慢增加，在大约280ns处达到波峰而转向下降，在大约330ns处达到波谷而再次转向增加，在大约350ns处几乎恒定。另一方面，电压VCE从大约280ns开始急剧增加，在大约320ns处达到波峰而转向下降，在大约380ns处达到波谷而再次转向增加，之后，缓慢增加而饱和。在此，电流IC和电压VCE的振动相对于比较例1较小，以大约100ns程度衰减。[0115]在实施例2中，如果使半导体元件14a导通，则电流Ic缓慢增加，在大约260ns处达到波峰而转向下降，在大约315ns处达到波谷而再次转向增加，在大约350ns处再次达到波峰而转向下降，之后，以50ns左右的短的周期重复微小的增减（S卩，微小振动而饱和。另一方面，电压Vce从大约280ns开始急剧增加，在大约310ns处达到波峰而转向下降，在大约370ns处达到波谷而再次转向增加，之后，以50ns左右的短的周期微小地重复增减（S卩，微小振动而饱和。在此，相对于比较例1，电流Ic和电压Vce的振动较小，但是，相对于实施例1较大，以大约300ns衰减。[0116]应予说明，在实施例1和实施例2中，几乎无法确认由振动抑制电路20导致的电力损耗。[0117]根据针对上述半导体装置100、110中的半导体装置的导通的电流和电压的瞬态响应试验的结果可以确认，在半导体装置100、110中，通过振动抑制电路20，均能够抑制半导体元件的导通时的高频的电流和电压变化。即，与现有的RC缓冲相比，振动抑制电路20能够抑制更高频例如10MHz以上且20MHz以下）的噪声。[0118]应予说明，在本实施方式的半导体装置100和第一变形例的半导体装置110中，可以与振动抑制电路20并联地连接RC缓冲电路。[0119]图6A表示第二变形例的半导体装置120的电路构成。与半导体装置1〇〇同样地，半导体元件14a、15a和SiC二极管元件14b、1¾连接在外部端子17、18之间，振动抑制电路20与它们并联地连接在外部端子17、18之间。与此相对，RC缓冲电路30还与振动抑制电路20并联地连接。[0120]RC缓冲电路30具有串联连接的电阻33和电容器34。电容器34具有例如400nF以上且10UF以下的电容。电阻33具有例如100Q以上的电阻。由此，RC缓冲电路30吸收因半导体元件14a或15a关断时的突然的电流变化didt而产生于装置内的布线电感L的浪涌电压Ldidt。应予说明，与RC缓冲电路30相比，在上述振动抑制电路20中，吸收该浪涌电压的能力低。[0121]应予说明，可以使用仅具有电容器的C整体缓冲电路来代替具有串联连接的电阻33和电容器34的RC缓冲电路30。[0122]图6B表示第三变形例的半导体装置130的电路构成。与半导体装置1〇〇同样地，半导体元件14a、15a以及SiC二极管元件14b、15b连接在外部端子17、18之间，振动抑制电路2〇与它们并联地连接在外部端子17、18之间。与此相对，振动抑制电路20还与C整体缓冲电路40并联地连接。[0123]C整体缓冲电路40具有电容器44。电容器44具有例如400nF以上且10uF以下的电容。由此，与RC缓冲电路30同样地，能够吸收在半导体元件14a或15a关断时施加于它们的浪涌电压。[0124]图6C表示第四变形例的半导体装置140的电路构成。与半导体装置110同样地，半导体元件14a、15a以及SiC二极管元件14b、15b连接在外部端子17、I8之间，2个振动抑制电路20中的一个与半导体元件14a和SiC二极管元件14b并联地连接在外部端子16、17之间，2个振动抑制电路20中的另一个与半导体元件15a和SiC二极管元件1¾并联地连接到外部端子16、18之间。与此相对，此外，2个RC缓冲电路30中的一个与一个振动抑制电路2〇并联地连接在外部端子16、17之间，2个RC缓冲电路30中的另一个与另一个振动抑制电路2〇并联地连接在外部端子16、18之间。[0125]2个RC缓冲电路30与半导体装置120中的RC缓冲电路3〇同样地构成。在半导体装置140中，连接在外部端子16、17之间的RC缓冲电路3〇吸收在半导体元件14a关断时施加到该半导体元件14a的浪涌电压。连接在外部端子16、18之间的RC缓冲电路30吸收在半导体元件15a关断时施加到该半导体元件15a的浪涌电压。[0126]应予说明，在第四变形例的半导体装置140中，可以使用C整体缓冲电路40来代替2个RC缓冲电路30中的至少一个。[0127]应予说明，在本实施方式的半导体装置1〇〇中，虽然将振动抑制电路20固定在框体10即，端子容纳部11C1〜1lc3上，但是也可以取而代之，将振动抑制电路20组装到搭载有半导体元件14a、15a的基板13上。[0128]应予说明，在本实施方式的半导体装置100和变形例的半导体装置110〜140中，包括2个半导体元件14a、15a，但是例如可以将多个半导体元件14a串联和或并联地连接在外部端子16、17之间，也可以将多个半导体元件15a串联和或并联地连接在外部端子16、18之间。同样地，可以将多个SiC二极管元件14b串联和或并联地连接在外部端子16、17之间，也可以将多个SiC二极管元件15b串联和或并联地连接在外部端子16、18之间。[0129]以上，利用实施方式说明了本发明，但本发明的技术范围不限于上述实施方式所记载的范围。对上述实施方式可以进行各种变更或改良对于本领域技术人员而言是明了的。根据权利要求书的记载可知进行了这样的各种变更或改良而得到的方式也包括在本发明的技术范围内。[0130]应当注意的是，只要权利要求书、说明书和附图中所示的装置、系统、程序及方法中的工作、顺序、步骤及阶段等各处理的执行顺序并未特别明确为“在……之前”，“先于……”等，另外，未在后续处理中使用之前处理的结果，就可以按任意顺序来实现。即使为了方便起见，对权利要求书、说明书和附图中的工作流程使用“首先”、“接下来”等而进行了说明，也不表示一定要按照该顺序执行。

权利要求：1.一种半导体装置100，其特征在于，具备：串联连接的第一半导体元件（14a和第二半导体元件（I5a;第一SiC二极管元件（14b，其与所述第一半导体元件（14a并联连接；以及第一振动抑制电路20，其与所述第一半导体元件（14a和所述第一SiC二极管元件14b并联连接，用于抑制在所述第二半导体元件（15a导通时在所述第一SiC二极管元件14b产生的电压变化。2.根据权利要求1所述的半导体装置100，其特征在于，所述半导体装置（100还具备与所述第二半导体元件15a并联连接的第二SiC二极管元件15b。3.根据权利要求2所述的半导体装置（100，其特征在于，所述第一振动抑制电路2〇具有串联连接的电阻23和电容器24。4.根据权利要求3所述的半导体装置（100，其特征在于，所述第一振动抑制电路20抑制10MHz以上的所述电压变化。5.根据权利要求4所述的半导体装置（100，其特征在于，所述第一振动抑制电路20抑制1MHz以上且100MHz以下的所述电压变化。6.根据权利要求3〜5中任一项所述的半导体装置（100，其特征在于，所述电容器24具有100nF以下的电容。7.根据权利要求6所述的半导体装置（100，其特征在于，所述电容器24具有InF以上且20nF以下的电容。8.根据权利要求3〜7中任一项所述的半导体装置1〇〇，其特征在于，所述第一振动抑制电路20所具有的所述电阻23和所述电容器24中的至少一个元件具有弹性。9.根据权利要求2〜7中任一项所述的半导体装置（1〇〇，其特征在于，所述半导体装置100还具备容纳所述第一半导体元件（14a、所述第二半导体元件（15a、所述第一SiC二极管元件14b和所述第二SiC二极管元件15b的框体11，所述框体11具有：第一端子容纳部llc3，其容纳第一端子18b，且从所述框体11的主体部分突出，所述第一端子ISb应该连接在所述第一半导体元件（14a中的与所述第二半导体元件（15a相反的一侧，并且与第一外部端子18连接;以及第二端子容纳部1lc2，其容纳第二端子17b，且从所述框体11的主体部分突出，所述容纳第二端子（1%应该连接在所述第一半导体元件（14a与所述第二半导体元件（15a之间，或者连接在所述第二半导体元件（1¾中的与所述第一半导体元件（14a相反的一侧，并且与第二外部端子17连接。10.根据权利要求9所述的半导体装置100，其特征在于，所述第一振动抑制电路20搭载在所述第一端子容纳部（11C3和所述第二端子容纳部（llc2中的、连接有所述第一外部端子18和所述第二外部端子17的面。11.根据权利要求10所述的半导体装置（100，其特征在于，所述第一振动抑制电路2〇与所述第一外部端子（18—起螺纹固定到所述第一端子容纳部（llC3内的第一端子18b，并且，所述第一振动抑制电路20与所述第二外部端子17—起螺纹固定到所述第二端子容纳部lies内的第二端子17b。12.根据权利要求9所述的半导体装置100，其特征在于，所述第一振动抑制电路20才合载在所述第一端子容纳部（lies和所述第二端子容纳部（11C2中的、相对于连接有所述第一外部端子18和所述第二外部端子17的面位于侧方的侧面。13.根据权利要求9〜I2中任一项所述的半导体装置100，其特征在于，所述第一振动抑制电路20具有从所述框体11的外侧安装于所述框体11的附加基板21，所述附加基板21固定于所述第一端子容纳部（11C3和所述第二端子容纳部（llc2。14.根据权利要求13所述的半导体装置（100，其特征在于，所述附加基板21包括彼此分开的第一部分基板21a和第二部分基板21b，所述第一振动抑制电路20具有串联连接的电阻23和电容器24，所述电阻（23和所述电容器24中的至少一个元件具有弹性，以横跨在所述第一部分基板21a与所述第二部分基板21b之间的方式设置。15.根据权利要求2〜14中任一项所述的半导体装置（11〇，其特征在于，所述第一振动抑制电路2〇连接在第一端子（ISb与第二端子（17b之间，所述第一端子（18b连接在所述第一半导体元件（14a中的与所述第二半导体元件（15a相反的一侧，所述第二端子17b连接在所述第一半导体元件（14a与所述第二半导体元件15a之间。16.根据权利要求15所述的半导体装置110，其特征在于，所述半导体装置110还具备第二振动抑制电路20，所述第二振动抑制电路20设置在第三端子（16b与所述第二端子（17b之间，所述第三端子（16b连接在所述第二半导体元件（15a中的与所述第二端子17b侧相反的一侧，用于抑制在所述第一半导体元件（14a导通时在所述第二SiC二极管元件15b产生的电压变化。17.根据权利要求2〜14中任一项记载的半导体装置（1〇〇，其特征在于，所述第一振动抑制电路20设置在第一端子18b与第二端子17b之间，所述第一端子18b连接在所述第一半导体元件（14a中的与所述第二半导体元件（14a相反的一侧，所述第二端子17b连接在所述第二半导体元件15a中的与所述第一半导体元件14a相反的一侧。18.根据权利要求1〜17中任一项所述的半导体装置（120,140，其特征在于，所述半导体装置（120,140还具备RC缓冲电路（30，所述RC缓冲电路（30与所述第一半导体元件14a、所述第一SiC二极管元件14b和所述第一振动抑制电路20并联连接。19.根据权利要求18所述的半导体装置120，140，其特征在于，所述RC缓冲电路30具备电容器34，所述电容器34具有400nF以上且10uF以下的电容。20.—种振动抑制装置，其特征在于，附加于半导体装置，所述半导体装置具有串联连接的第一半导体元件（14a和第二半导体元件（15a、与所述第一半导体元件（14a并联连接的第一SiC二极管元件14b，所述振动抑制装置具备振动抑制电路20，所述振动抑制电路20安装于所述半导体装置的框体11，与所述第一半导体元件（14a和所述第一SiC二极管元件（14b并联连接，用于抑制在所述第二半导体元件（15a导通时在所述第一SiC二极管元件（14b产生的电压变化。21.根据权利要求20所述的振动抑制装置，其特征在于，所述振动抑制电路20具有串联连接的电阻（23和电容器（24，所述电阻（23和电容器（24与所述第一半导体元件14a和所述第一SiC二极管元件14b并联连接。22.根据权利要求20或21所述的振动抑制装置，其特征在于，所述框体11具有：弟、^而子谷纳部（llc3，其容纳第一端子（18b，且从所述框体11的主体部分突出，所述第一铜子18b应该设置在所述第一半导体元件（14a中的与所述第二半导体元件（15a相反的一侧，并且与第一外部端子1S连接;以及第了端子容纳部（11c2，其容纳第二端子17b，且从所述框体11的主体部分突出，所述第二端子（1%应该设置在所述第一半导体元件（14a与所述第二半导体元件（15a之间，或者设置在所述第二半导体元件（1¾中的与所述第一半导体元件d4a相反的一侧，并且与第二外部端子17连接，该振动抑制装置搭载于所述第一端子容纳部（11C3和所述第二端子容纳部（UC2中的、与所述第一外部端子18和所述第二外部端子17连接的面，或者，该振动抑制装置搭载于所述第一端子容纳部a1C3和所述第二端子容纳部（11C2中的、相对于连接有所述第一外部端子18和所述第二外部端子17的面位于侧方的侧面。

百度查询： 富士电机株式会社 半导体装置及振动抑制装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD