申请/专利权人：爱信艾达株式会社

申请日：2015-12-10

公开（公告）日：2020-07-31

公开（公告）号：CN107210737B

主分类号：H03K17/04(20060101)

分类号：H03K17/04(20060101);H02M1/08(20060101);H03K17/687(20060101)

优先权：["20150216 JP 2015-027374"]

专利状态码：有效-授权

法律状态：2020.07.31#授权;2017.10.27#实质审查的生效;2017.09.26#公开

摘要：本发明提供开关元件驱动电路，其构成为不仅抑制因开关元件的控制端子的寄生电容产生的影响而且减少电路内的负荷失衡。开关元件驱动电路1朝向在源极端子或者发射极端子连接有基准电位Vref的主开关元件TR的控制端子给予驱动信号，由此驱动主开关元件TR，该开关元件驱动电路1将包括一个端子与控制端子侧连接且另一个端子与基准电位Vref侧连接的电感L1的谐振控制电路3，以与主开关元件TR的寄生电容PC构成谐振电路的方式连接于控制端子与基准电位Vref之间，并且具备将谐振控制电路3中的与控制端子侧相反的一侧的端子的电位设定为与基准电位Vref不同的偏置电位Vb的偏置电路5。

主权项：1.一种开关元件驱动电路，其朝向将源极端子或者发射极端子作为接地端子并在该接地端子连接有基准电位的主开关元件的控制端子，给予具有相对于所述基准电位不对称的正负电位的驱动信号，由此驱动所述主开关元件，其中，所述开关元件驱动电路具有：电源电路，其是相对于所述基准电位而言正负不对称的正负双极电源，具备提供相对于所述基准电位靠正侧的正极电位的正极电源、和提供绝对值与所述正侧的电位不同且相对于所述基准电位靠负侧的负极电位的负极电源；电感，其一个端子与所述控制端子侧连接，另一个端子与所述基准电位侧连接；第一电流路径，其是通过以从所述控制端子侧朝所述基准电位侧的方向为顺方向的第一整流元件与第一开关串联连接而成的；以及第二电流路径，其是通过以从所述基准电位侧朝所述控制端子侧的方向为顺方向的第二整流元件与第二开关串联连接而成的，整流电路与所述电感串联连接而构成谐振控制电路，其中，该整流电路是通过所述第一电流路径与所述第二电流路径并联连接而成的，所述谐振控制电路连接于所述控制端子与所述基准电位之间，以使得所述主开关元件中的所述控制端子与所述接地端子之间的寄生电容和所述谐振控制电路构成谐振电路，并且，所述开关元件驱动电路具备偏置电路，该偏置电路将所述谐振控制电路中的基准电位侧的端子的电位设定为与所述基准电位不同的偏置电位。

全文数据：开关元件驱动电路技术领域[0001]本发明涉及向开关元件的控制端子给予驱动信号，由此驱动该开关元件的开关元件驱动电路。背景技术[0002]例如，（场效应晶体管:FieldEffectTransistor、IGBT绝缘栅双极型晶体管：InsulatedGateBipolarTransistor等开关兀件通过被给予驱动信号而动作以使栅极端子控制端子与源极端子之间产生电位差。在开关元件的栅极端子与源极端子之间存在寄生电容，在充电该寄生电容时产生功率损耗。另外，该功率损耗与开关频率成比例，因此若开关频率变高，则驱动开关元件的驱动电路的功率损耗变大，从而有可能产生导致该电路、驱动电路的电源大型化等的弊端。[0003]在日本特开平3—60360号公报专利文献1中，公开了为了抑制基于该寄生电容的影响而具备并联谐振电路的栅极驱动电路。该栅极驱动电路不仅具备电感以与寄生电容构成并联谐振电路，而且具备以使电荷在该电感与寄生电容之间进行往复的方式规定导通方向的整流电路。整流电路具备用于控制电流的导通以及阻断的开关开关元件）（以上，参照专利文献1的第1图等）。另外，同样的结构也记载于美国专利申请公开第US20120176176A1号说明书专利文献2中。在这些栅极驱动电路中，基本上，在寄生电容与电感之间产生能量交换，因此功率损耗被减轻。[0004]专利文献1的驱动信号是具有相对于基准电位对称的正负电位的正负双极信号。但是，在使用了碳化硅SiC的M0SFET等中，还存在相对于基准电位靠负侧的电位的耐压低于相对于基准电位靠正侧的电位的耐压的元件。因此，在通过这种正负双极信号的驱动信号来驱动SiC—M0SFET的情况下，有时需要具有相对于基准电位不对称的正负电位的正负双极信号。专利文献1的驱动信号是具有相对于基准电位对称的正负电位的正负双极信号，因此在寄生电容与电感之间进行往复的电流也几乎均等例如，参照专利文献1的第3图）。另外，构成驱动脉冲的电源的正极电源以及负极电源的消耗电力以及消耗电流也几乎相同。[0005]另一方面，在驱动信号是相对于基准电位不对称的正负双极信号的情况下，在寄生电容与电感之间进行往复的电流也不均等。另外，在驱动脉冲的电源是正负双极电源的情况下，正极电源以及负极电源的消耗电力以及消耗电流也不均等。因此，虽或许能够得到某种程度的功率损耗的减轻效果，但是驱动开关元件的驱动电路、向该驱动电路供给电力的电源的负荷有可能变高。另外，还有可能需要与消耗电流的大小相对应而地使用耐力较高的部件，或者因在正极侧和负极侧使用不同规格的部件而引起采购成本增加。此外，还有可能使得开关元件的驱动信号的波形意外产生下冲等，从而超过成为驱动对象的开关元件的栅极端子控制端子的耐压。[0006]专利文献1:日本特开平3—60360号公报[0007]专利文献2:美国专利申请公开第US20120176176A1号说明书发明内容[0008]鉴于上述背景，希望提供构成为不仅减轻将具有相对于基准电位不对称的正负电位的正负双极信号作为驱动信号来驱动开关元件的驱动电路的功率损耗，而且减少驱动电路内的负荷失衡的技术。[0009]作为一个方式，鉴于上述说明的开关元件驱动电路朝向将源极端子或者发射极端子作为接地端子并在该接地端子连接有基准电位的主开关元件的控制端子给予驱动信号，由此驱动上述主开关元件，其中，[0010]该开关元件驱动电路具有：[0011]电感，其一个端子与上述控制端子侧连接，另一个端子与上述基准电位侧连接；[0012]第一电流路径，其是通过以从上述控制端子侧朝上述基准电位侧的方向为顺方向的第一整流元件与第一开关串联连接而成的；以及[0013]第二电流路径，其是通过以从上述基准电位侧朝上述控制端子侧的方向为顺方向的第二整流元件与第二开关串联连接而成的，[0014]整流电路与上述电感串联连接而构成谐振控制电路，其中，该整流电路是通过上述第一电流路径与上述第二电流路径并联连接而成的，[0015]上述谐振控制电路连接于上述控制端子与上述基准电位之间，以使得上述主开关元件中的上述控制端子与上述接地端子之间的寄生电容和上述谐振控制电路构成谐振电路，[0016]并且，该开关元件驱动电路具备偏置电路，该偏置电路将上述谐振控制电路中的与上述控制端子侧相反的一侧的端子的电位设定为与上述基准电位不同的偏置电位。[0017]主开关元件的驱动信号通过由寄生电容和电感构成的并联谐振电路中的能量交换，来减轻寄生电容所引起的功率损耗。并联谐振电路的效果在驱动信号是相对于基准电位对称的正负双极信号的情况下非常有效。在驱动信号是不对称的正负双极信号的情况下，驱动信号相对于基准电位的振幅变得不对称所引起的直流成分影响谐振电路。但是，根据上述结构，能够利用偏置电位抵消该直流成分。其结果是，能够构成为不仅减轻将具有相对于基准电位不对称的正负电位的正负双极信号作为驱动信号来驱动主开关元件的驱动电路的功率损耗，而且减少驱动电路内的负荷失衡。[0018]开关元件驱动电路的其他特征和优点因参照附图进行说明的实施方式的以下记载而变得明确。附图说明[0019]图1是表示栅极驱动电路的基本结构的示意电路框图。[0020]图2是表示栅极驱动电路的结构例的示意电路图。[0021]图3是表示驱动信号的波形的一个例子的波形图。[0022]图4是表示在谐振线圈中流动的电流的波形的一个例子的波形图。[0023]图5是表示在电源中流动的电流的波形的一个例子的波形图。[0024]图6是表示驱动信号的波形的其他例子的波形图。[0025]图7是表示在谐振线圈中流动的电流的波形的其他例子的波形图。[0026]图8是表示偏置电位的设定原理的说明图。[0027]图9是表示栅极驱动电路的其他结构例的示意电路图。[0028]图10是表示栅极驱动信号的波形的变化的一个例子的波形图。[0029]图11是表示在谐振线圈中流动的电流的波形的变化的一个例子的波形图。[0030]图12是表示栅极驱动电路的其他结构例的示意电路图。[0031]图13是表示栅极驱动电路的其他结构例的示意电路图。[0032]图14是表示栅极驱动电路的其他结构例的示意电路图。[0033]图15是表示栅极驱动电路的比较例的示意电路框图。具体实施方式[0034]以下，基于附图对开关元件驱动电路的实施方式进行说明。图1是表示栅极驱动电路开关元件驱动电路）的基本结构的示意电路框图，图2是表示采用了该基本结构的栅极驱动电路的结构例的示意电路图。另外，图15是表示与图1相对应的比较例的示意电路框图。栅极驱动电路1是将主开关元件TR作为驱动对象，并向主开关元件TR的控制端子给予驱动信号SP的电路。[0035]在本实施方式中，作为主开关元件TR，例示了M0S金属氧化物半导体:MetalOxideSemiconductor型FET场效应晶体管:FieldEffectTransistor，控制端子是棚极端子。主开关元件TR以将源极端子作为接地端子的源极接地电路的方式被连接。在主开关兀件TR为IGBT绝缘挪双极型晶体管：InsulatedGateBipolarTransistor的情况下，连接方式成为将发射极端子作为接地端子的发射极接地电路的方式。在源极端子或者发射极端子通常连接有被称为地面电位Ground的基准电位Vref。以下，将接地端子简称为源极端子进行说明。当然，在主开关元件TR为IGBT等的情况下，在各说明中，可以将源极端子写成发射极端子。[0036]在图1以及图2所示的方式中，驱动信号SP是具有相对于基准电位Vref靠正负两个方向的电位的双极性信号。主开关元件TR通过向栅极一源极间施加预先规定的电压，而从截止状态向导通状态转变。在此，在用于转变状态的阈值电压接近与源极端子连接的基准电位Vref的情况下，有可能主开关元件TR因外来噪音等而向导通状态转变。在该情况下，通过将驱动信号SP形成为双极性信号，能够给予比基准电位Vref低的电位而将主开关元件TR稳定地形成为截止状态。例如，使用了碳化硅SiC的M0SFET是上述阈值电压比较低的元件。因此，在主开关元件TR为SiC—M0SFET的情况等，优选将这种双极性信号形作为驱动信号SP。[0037]图1以及图2所例示的栅极驱动电路1为了生成双极性信号的驱动信号Sp而具备作为双极性电源的电源电路PS。电源电路PS的正极电源BP与负极电源BN串联连接，正极电源BP与负极电源BN间的连接点为基准电位Vref。即，正极电源BP将相对于基准电位Vref靠正侧的电位正极电位Vcc提供给栅极驱动电路i，负极电源BN将相对于基准电位Vref靠负侧的电位负极电位Vee提供给栅极驱动电路。在此，基准电位Vref为0,电源电路PS将“|Vcc+IVee的电压提供给栅极驱动电路1。在本实施方式中，相对于基准电位Vref的正极电位Vcc的绝对值（|Vcc|与相对于基准电位Vref的负极电位Vee的绝对值（|Vee|是不同的值。另外，在本实施方式中，“IVcc||Vee|”，相对于基准电位Vref的正极电位Vcc的绝对值（|Vcc|大于相对于基准电位Vref的负极电位Vee的绝对值（|Vee|。即，电源电路PS是正负不对称的正负双极电源。[0038]如上述那样，如果是主开关元件TR为SiC—M0SFET的情况等，优选驱动信号SP为双极性信号。其中，在SiC—MOSFET中，有时负极侧的耐压低于正极侧的耐压。在本实施方式中，也假定这种特性的SiC—M0SFET，利用相对于基准电位Vref的正极电位Vcc的绝对值（Vcc|大于相对于基准电位Vref的负极电位Vee的绝对值（|Vee|的正负双极电源（电源电路PS生成双极性信号的驱动信号SP。[0039]驱动信号生成电路2基于来自微型计算机等未图示的控制装置的定时信号TP，生成具有从电源电路PS提供的范围的电压振幅的驱动信号SP。驱动信号生成电路2是通过将与电源电路PS的正极连接的上游侧开关21和与电源电路PS的负极连接的下游侧开关22串联连接而构成的。上游侧开关21与下游侧开关22排他地成为导通状态，生成具有信号等级成为正极电位Vcc的状态和信号等级成为负极电位Vee的状态的驱动信号SP。驱动信号SP经由限流电阻R3被输入主开关元件TR的栅极端子。[0040]在图2示出了驱动信号生成电路2的具体电路结构例。在此，驱动信号生成电路2的两个开关21、22由双极型晶体管构成。上游侧开关21是NPN型晶体管，下游侧开关22是PNP型晶体管。与定时信号TP的状态相对应与定时信号TP的信号等级是高电平状态还是低电平状态相对应），NPN型晶体管与PNP型晶体管排他地成为导通状态。应予说明，如后述那样，定时信号TP经由积分电路被输入两个晶体管的基极端子，因此两个晶体管以不同时成为导通状态的方式被控制。电阻器R21以及电阻器R22是对向作为开关21、22的晶体管的集电极一发射极间流动的电流进行规定的电阻。[0041]另外，电阻器R20和电容器C20构成积分电路。该积分电路的输出被输入开关21、22的控制端子在此为晶体管的基极端子）。电容器C20的充电是借助通过电阻器R21的路径进行的。因此，电容器C20的电位从基准电位Vref=0变为正极电位Vcc或者负极电位Vee为止，需要与由电阻器R20的电阻值以及电容器C20的电容规定的时间常数（t=电阻值X电容相对应的时间。另一方面，电容器C20的放电并不通过电阻器R20,而经由上游侧开关21以及下游侧开关22中的任一个晶体管的基极一发射极间进行。因此，电容器C20的电位从正极电位Vcc或者负极电位Vee变为基准电位Vref=0为止的时间较短。通过积分电路的效果，驱动信号SP的电位成为正极电位Vcc的时刻相对于定时信号TP的上升延迟与上述时间常数t相对应的时间长度。另外，通过积分电路的效果，驱动信号SP的电位成为负极电位Vee的时刻相对于定时信号TP的下降也延迟与上述时间常数t相对应的时间长度。[0042]另一方面，驱动信号SP的电位从正极电位Vcc变化的时刻相对于定时信号TP的下降几乎同步。另外，驱动信号SP的电位从负极电位Vee变化的时刻相对于定时信号TP的上升也几乎同步。如上述那样，响应定时信号TP的变化，驱动信号SP的电位成为正极电位Vcc的时刻以及驱动信号SP的电位成为负极电位Vee的时刻延迟与时间常数t相对应的时间长度。因此，驱动信号SP的电位相对于定时信号TP的下降几乎同步地从正极电位Vcc变为高阻抗Hi—Z状态。同样，驱动信号SP的电位相对于定时信号TP的上升几乎同步地从负极电位Vee变为Hi—Z状态。如以下说明那样，在该Hi—Z状态时，本实施方式的栅极驱动电路1产生基于谐振电路的电振动。[0043]在FET等开关元件的栅极一源极间以[nF]〜[pF]的量级存在寄生电容PC。图1以及图2所示那样的n信道型FET通过将相对于源极端子靠正方向的电压施加于栅极端子而成为导通状态。[0044]即，驱动信号SP从低电位状态向高电位状态上升。此时，驱动信号SP的能量被使用于充电寄生电容PC，从而产生功率损耗。另外，由于对寄生电容PC充电，而例如驱动信号SP的上升延迟。若切换主开关元件TR导通截止的开关频率增高，则变得无法忽视寄生电容PC所引起的功率损耗。[0045]为了抑制该寄生电容PC的影响，在栅极驱动电路1以与寄生电容PC构成并联谐振电路的方式具备谐振线圈L1电感）。该谐振线圈L1的一个端子与栅极端子控制端子侧连接，该谐振线圈L1的另一个端子与基准电位Vref侧连接。该并联谐振电路是以包括谐振线圈L1的谐振控制电路3与寄生电容PC并联连接的方式构成的。谐振控制电路3是通过将整流电路4与谐振线圈L1串联连接而构成的。[0046]整流电路4是通过将相互允许朝相反方向导通的第一电流路径41与第二电流路径42并联连接而构成的。第一电流路径41是将以从栅极端子控制端子侧朝基准电位Vref侧的方向为顺方向的第一整流元件D1与第一开关S1串联连接而构成的。即，第一电流路径41是允许能量从寄生电容PC向谐振线圈L1移动的电流路径。第二电流路径42是将以从基准电位Vref侧朝栅极端子控制端子侧的方向为顺方向的第二整流元件D2与第二开关S2串联连接而构成的。即，第二电流路径42是允许能量从谐振线圈L1向寄生电容PC移动的电流路径。[0047]在本实施方式中，在第一电流路径41以及第二电流路径42中，分别与各整流元件①1、D2串联连接的开关S1、S2由FET构成。经由限流电阻向构成第一开关S1以及第二开关S2的FET的栅极端子输入定时信号TP。第一开关S1是p信道型FET，第二开关S2是n信道型FET。与定时信号TP的状态相对应与是高电平状态还是低电平状态相对应），p信道型FET与n信道型FET排他地成为导通状态。[0048]若定时信号TP从低电平状态向高电平状态上升，则构成第二开关S2的n信道型FET成为导通状态，第二电流路径42成为允许导通的状态。由于第二电流路径42是允许能量从谐振线圈L1向寄生电容PC移动的电流路径，所以通过谐振线圈L1的能量来充电寄生电容PC，由此主开关元件TR的栅极端子的电位上升。在定时信号TP上升之后，直至经过与上述时间常数t相对应的时间，驱动信号SP处于Hi—Z状态。因此，在定时信号TP上升之后，直至经过与时间常数t相对应的时间，通过谐振线圈L1的能量来驱动主开关元件TR。[0049]在经过了与时间常数t相对应的时间之后，经由驱动信号生成电路2从电源电路PS在该情况下为正极电源BP供给电力来驱动主开关元件TR。[0050]若定时信号TP从高电平状态向低电平状态下降，则构成第一开关S1的P信道型FET成为导通状态，第一电流路径41成为允许导通的状态。由于第一电流路径41是允许能量从寄生电容PC向谐振线圈L1移动的电流路径，所以被充电于寄生电容PC的能量向谐振线圈L1移动。在定时信号TP下降之后，直至经过与上述时间常数t相对应的时间，驱动信号SP处于Hi—Z状态。因此，在定时信号TP下降之后，直至经过与时间常数t相对应的时间，能量向谐振线圈L1移动，由此主开关元件TR的栅极端子的电位下降。在经过了与时间常数t相对应的时间之后，栅极端子经由驱动信号生成电路2与电源电路PS在该情况下为负极电源BN连接，栅极端子的电位下降从而主开关元件TR成为截止状态。[0051]在本实施方式中，栅极驱动电路1构成为还具备偏置电路5。偏置电路5将谐振控制电路3中的与栅极端子侧相反的一侧的端子的电位设定为与主开关元件TR的源极端子的电位不同的偏置电位Vb。在本实施方式中，如上述那样，“|¥^|阼沈|”，偏置电位¥13是相对于主开关元件TR的源极端子的电位基准电位Vref靠正方向的电位。如本实施方式那样，在正负双极性的电源亦即电源电路PS为正负的绝对值并不相同的不对称的电源的情况下，这样适当地设定偏置电位Vb，能够提高谐振电路的效果。[0052]图15的电路块表示与表示本实施方式的电路块的图1相对应的比较例的电路100。比较例的电路100成为从图1所示的栅极驱动电路1去除偏置电路5,并将谐振控制电路3与基准电位Vref连接的方式。由于根据图2能够容易类推出这种比较例的电路100的电路结构，所以省略图示。以下，参照图3〜图7对本实施方式的栅极驱动电路1与比较例的电路100的不同，即因有无偏置电路5而产生的不同进行说明。[0053]图3〜图5的波形图表示将电源电路PS的规格形成为“|Vcc|:|Vee|〜3:2”的情况下的模拟结果。另外，图6以及图7表示将电源电路PS的规格形成为“|Vcc|:|Vee|〜2:1”的情况下的模拟结果。基准电位Vref为0。图3以及图6表示驱动信号SP的波形，图4以及图7表示在谐振线圈L1中流动的电流的波形，图5表示在电源电路PS中流动的电流的波形。在图3以及图6中，实线表示图1以及图2所示的方式的栅极驱动电路1的驱动信号SP，虚线表示图15所示的方式的比较例的电路100的驱动信号SP。在图4以及图7中，实线表示在图1以及图2所示的方式的栅极驱动电路1的谐振线圈L1中流动的电流，虚线表示在图15所示的方式的比较例的电路100的谐振线圈L1中流动的电流。关于图5,将在后面进行说明。[0054]如图3所示，特别是在驱动信号SP上升的过程中，具有偏置电路5的栅极驱动电路1更能消除驱动信号SP的延迟，波形也形成为更接近矩形波的形状。在此，若参照图4,则如虚线所示，对于在比较例的电路100的谐振线圈L1中流动的电流而言，正负的电流的大小并不均等。即，从寄生电容PC向谐振线圈L1流动的电流正电流大于从谐振线圈L1向寄生电容PC流动的电流负电流）。因此，在驱动信号SP上升的过程中，用于充电寄生电容PC的能量不足，上升产生延迟。在驱动信号SP下降的过程中，由于寄生电容PC的能量被充分放电所以不产生延迟。因此，比较例的电路100的驱动信号SP形成对称性崩溃而歪曲的波形。应予说明，从电源电路PS补填为了充电寄生电容PC而不足的能量。[0055]在本实施方式的栅极驱动电路1中，如图4中实线所示那样，对于在谐振线圈L1中流动的电流而言，正负的电流的大小几乎均等。即，用于充电寄生电容PC的能量与从寄生电容PC放电的能量几乎等价。因此，与比较例的电路100的驱动信号SP相比，消除上升的延迟，上升产生延迟。其中，本实施方式的栅极驱动电路1的驱动信号SP成为对称性不崩溃而歪曲较少的波形。应予说明，在寄生电容PC与谐振线圈L1之间进行往复的电荷因电路内的阻抗而减少。从电源电路PS补填因这种电荷减少而不足的能量。[0056]图5表示在电源电路PS中流动的电流的波形。上段以及第二段所示的波形表示在本实施方式的栅极驱动电路1的电源电路中流动的电流，实线表示在负极电源BN中流动的电流，虚线表示在正极电源BP中流动的电流。第三段以及下段所示的波形表示在比较例的电路100的电源电路中流动的电流，第三段的单点划线表示在负极电源BN中流动的电流，第三段的双点划线表示在正极电源BP中流动的电流。[0057]如上述那样，在比较例的电路100中，在驱动信号SP上升的过程中，用于充电寄生电容PC的能量不足，并从正极电源BP进行补填。因此，在正极电源BP中流动有较大的电流。另一方面，在驱动信号SP下降的过程中，能量充足，因此在负极电源BN中几乎不流动有电流。在本实施方式的栅极驱动电路1中，如上述那样，用于充电寄生电容PC的能量与从寄生电容PC放电的能量几乎等价。因此，在正极电源BP以及负极电源BN中流动的电流也几乎等价。另外，在本实施方式的栅极驱动电路1中，如比较例的电路100那样，在谐振线圈L1中流动的电流不向正负任意一个方向偏转。因此，在本实施方式的栅极驱动电路1中，在正极电源BP以及负极电源BN中流动的电流的最大振幅也形成为比较例的电路100的大约一半。[0058]若电源电路PS中的正极电源BP与负极电源BN间的电压的比率变大，则如上述那样的本实施方式的栅极驱动电路1与比较例的电路1〇〇的差异变得更显著。如上述那样，图6以及图7表示将正极电源BP与负极电源BN间的电压的比率，即，“|VCC|:|Vee|”形成为“2:1”的情况下的模拟结果。如图6中虚线所示那样，比较例的电路100的驱动信号SP与图3相比对称性进一步崩溃，从而成为具有较大的下冲电压浪涌）以及下冲所引起的较大的振动的歪曲的波形。另外，该下冲使主开关元件TR的损耗增大。另一方面，如图6中实线所示那样，本实施方式的栅极驱动电路1的驱动信号SP与图3同样，对称性优异，成为接近矩形波的波形。[0059]在此，若参照图7,则如虚线所示那样，在比较例的电路100的谐振线圈L1中流动的正负的电流的大小之差相比图4进一步变大。因此，在驱动信号SP上升的过程中，用于充电寄生电容PC的能量进一步不足，上升产生较大的延迟。在驱动信号SP下降的过程中，由于寄生电容PC的能量被超过必要地放电，所以不仅不产生延迟，而且驱动信号SP的电位超过必要地降低而产生下冲。因此，比较例的电路100的驱动信号SP对称性崩溃而成为歪曲的波形。[0060]这样，在本实施方式的栅极驱动电路1中，驱动信号SP的波形成为接近具有对称性的矩形波的波形，从而能够稳定地控制主开关元件TR。[0061]另外，由于能够在谐振线圈L1与寄生电容PC之间实现稳定的电振动，所以也能够减轻对电源电路PS的负担。另外，在使用正负双极性的电源构成电源电路PS的情况下，能够使正极电源BP的负荷与负极电源BN的负荷相等。因此，无需提高正负任意一个电源的规格，便能够抑制部件的采购成本上升。另外，正负任意一个电源的负担变大而影响一个电源的寿命的可能性也变低，从而能够抑制栅极驱动电路1的可靠性降低。[0062]然而，优选利用偏置电路5设定的偏置电位Vb为伴随因驱动信号SP产生的栅极端子的电位的变化而变化的寄生电容PC的电荷平衡的电位。图8表示如此设定的偏置电位Vb。如图8所示，在使主开关元件TR导通的情况下，主开关元件TR的栅极电压从Vee向Vcc转变。此时，寄生电容PC的电荷从“一Q1”向“Q2”转变。图中的“Qc”表示在“一Q1”与“Q2”之间进行变动的寄生电容PC的电荷平衡的点。即，“Qc=|—01|+|02|2”。优选偏置电位¥13为寄生电容PC的电荷成为“Qc”时的栅极电压。以该电位为振动的中心而产生电振动，从而向谐振线圈L1流动的电流在正负两个方向平衡。[0063]图1以及图2所示的分压电路6通过电阻器R1与电阻器R2间的分压来设定偏置电位Vb。利用分压电路6设定偏置电位Vb的初始值。分压电路6以使电阻分压电位“R1•|Vee|+R2•VccR1+R2”成为与上述电荷的中点“Qc”相对应的电位的方式设定电阻器R1以及电阻器R2的值。应予说明，电阻器R1以及电阻器R2以抑制功耗为一个理由而优选为大体100[kQ]以上的较大的电阻值。另外，如图1以及图2所示，在偏置电路5具备偏置电容器Cl的情况下，在主开关元件TR开始开关之后，偏置电位Vb向最佳点移动。为了不依赖于电阻分压电位而向最佳点迅速进行移动，优选分压电路6的阻抗较高。因此，也由于该理由，所以优选电阻器R1以及电阻器R2为大体100[kQ]以上的较大的电阻值。[00M]如上述那样，在主开关元件TR开始开关之后，由于偏置电容器C1的作用，所以偏置电位Vb向最佳点移动。因此，分压电路6无需严格按照图8所示的条件那样设定电阻分压电位。由于主开关元件TR存在个体差异，所以寄生电容PC的电容也与主开关元件TR相对应而不同。另外，谐振线圈L1的电感也存在个体差异。因此，利用分压电路6设定的电位也可以与理想的偏置电位Vb不同。若利用分压电路6设定的电位被设定为以某种程度接近偏置电位Vb的值，则能够减少利用偏置电容器C1使利用分压电路6设定的电位向最佳电位收敛的时间。因此，例如，利用分压电路6设定的电位也可以为Vcc与Vee间的中点。无论哪种情况下，偏置电位Vb都成为满足以下条件的值，g卩：正极电位Vcc与偏置电位Vb间的电位差的绝对值|Vcc—Vb|、跟负极电位Vee与偏置电位Vb间的电位差的绝对值（|vb—Vee|之比（|Vcc—Vb|:|Vb—Vee|，跟正极电位Vcc的绝对值（|Vcc|与负极电位Vee的绝对值（|Vee|之比|Vcc|:|Vee|相比，接近1比1。[0065]若着眼于这种偏置电容器C1的动作，则栅极驱动电路i显然还能够采用其他电路结构。图9表示栅极驱动电路1的其他结构例。在图2所例示的栅极驱动电路i中，具备分压电路6和偏置电容器C1构成偏置电路5。但是，在图9所例示的栅极驱动电路沖，仅利用偏置电容器C1构成偏置电路5。[0066]如上述那样，分压电路6设定了偏置电位Vb的初始值。在具有分压电路6的情况下，在电源接通后，能够将谐振线圈L1的靠基准电位Vref侧的电位迅速设定为偏置电位Vb。在不具备分压电路6的情况下，如图10所示，在栅极驱动电路1开始动作之后，由于偏置电容器C1的作用，所以谐振线圈L1的靠基准电位Vref侧的电位移动至偏置电位Vb的最佳值。同样，虽在谐振线圈L1中流动的电流也在电源接通之后正负不均衡，但在谐振线圈L1中流动的电流伴随偏置电位Vb移动而成为在正负两个方向均衡的电流。对于图9所例示的结构而言，电源电路PS是“Vcc=|Vee的对称电源、或者“Vcc”与“|Vee之差比较小的不对称电源，在电源电压的精度较高的情况下，能够成为特别有效的电路。[0067]如以上说明那样，朝向将源极端子或者发射极端子作为接地端子并在该接地端子连接有基准电位Vref的主开关元件TR的栅极端子控制端子给予驱动信号SP，由此驱动主开关元件TR的栅极驱动电路1开关元件驱动电路构成为不仅减轻因主开关元件TR的栅极端子的寄生电容PC而产生的栅极驱动电路1的功率损耗，而且减少电路内的负荷失衡。具体而言，栅极驱动电路1具备:谐振线圈L1电感）、第一电流路径41以及第二电流路径42。谐振线圈L1电感的一个端子与栅极端子侧连接，谐振线圈L1的另一个端子与基准电位Vref侧连接。第一电流路径41是将以从栅极端子侧朝基准电位Vref侧的方向为顺方向的第一整流元件D1与第一开关S1串联连接而构成的。第二电流路径42是将以从基准电位Vref侧朝栅极端子侧的方向为顺方向的第二整流元件D2与第二开关S2串联连接而构成的。应予说明，“基准电位Vref侧”在电路的连接目的地从“基准电位Vref”变为“偏置电位Vb”的情况下也成立。偏置电位Vb是相对于成为对象的电位设定偏移的电位，偏置电位Vb作为以基准电位Vref为对象的电位设定偏移。因此，“偏置电位Vb侧”与“基准电位Vref侧”等价。[0068]在栅极驱动电路1中，将整流电路4与谐振线圈L1串联连接而构成谐振控制电路3，其中，该整流电路4是将第一电流路径41与第二电流路径42并联连接而成。而且，以使主开关元件中的栅极端子与接地端子之间的寄生电容PC和谐振控制电路3构成谐振电路的方式，将谐振控制电路3连接于控制端子与基准电位Vref之间。并且，栅极驱动电路1具备偏置电路5,该偏置电路5将谐振控制电路3中的与栅极端子侧相反的一侧的端子的电位设定为与基准电位Vref的电位不同的偏置电位Vb。第一开关S1以及第二开关S2排他地成为导通状态，第一电流路径41以及第二电流路径42成为排他地允许导通的状态。与驱动信号SP的信号等级转变的时机相对应，第一开关S1以及第二开关S2被切换，从而使谐振线圈L1与寄生电容PC之间产生谐振。[0069]其他实施方式[007°]以下，对开关元件驱动电路栅极驱动电路1的其他实施方式进行说明。应予说明，以下说明的各实施方式的结构并不限定于彼此被单独应用的情况，只要不产生矛盾，便还能够与其他实施方式的结构组合应用。[0071]1栅极驱动电路1并不局限于上述方式，也可以通过各种变形例来实现。图12表示栅极驱动电路1的又一其他结构例。如图12所示，偏置电路5也可以通过在正极电位Vcc与负极电位Vee之间串联连接电阻器与电容器的并联电路而构成。具体而言，也可以由电阻器R1与电容器C11的并联电路、和电阻器R2与电容器C12的并联电路构成串联电路，并由该串联电路构成偏置电路5。[0072]2另外，栅极驱动电路1也可以如图13所示地构成。即，偏置电路5并非是妨碍仅由基于电阻器的分压电路6构成的方式的电路。如上述那样，在基于电阻器的分压电路6中，有可能无法准确地设定偏置电位Vb。但是，只要能够给予至少接近理想的偏置电位Vb的值的偏置，便能够纠正在谐振线圈L1中流动的电流不相等。而且，还能够减轻驱动信号SP的不对称性。[0073]3在上述说明中，例示了驱动信号SP是具有相对于基准电位Vref靠正负两个方向的电位的双极性信号，为了生成双极性信号的驱动信号SP，而构成作为双极性电源的电源电路PS的方式。但是，即便驱动信号SP是具有相对于基准电位Vref靠正负一个方向的电位的单极性信号，电源电路PS是单极性电源，也存在主开关元件TR的栅极端子中的寄生电容PC影响驱动信号SP的情况。因此，即便驱动信号SP是单极性信号，电源电路PS是单极性电源，也优选具有如上述那样的偏置电路5构成栅极驱动电路1。图14例不了与图2相对应的栅极驱动电路1的结构例。[0074]4在上述说明中，示出了给予相对于基准电位Vref靠正方向的偏置电位Vb的例子。但是，偏置电位Vb并不局限于相对于基准电位Vref靠正方向，也包括相对于基准电位Vref靠负方向的情况。偏置电位Vb相对于基准电位Vref的方向由基准电位Vref与正极电位Vcc之差和基准电位Vref与负极电位Vee之差间的关系、相对于寄生电容PC进行充电或放电的电荷平衡的电位规定。[0075]实施方式的概要[0076]以下，对在上述说明中作为一个例子示出的开关元件驱动电路（1的概要进行简单说明。[0077]作为一个方式，开关元件驱动电路（1朝向将源极端子或者发射极端子作为接地端子并在该接地端子连接有基准电位Vref的主开关元件TR的控制端子给予驱动信号SP，由此驱动上述主开关元件TI?，[0078]该开关元件驱动电路（1具有：[0079]电感（L1，其一个端子与上述控制端子侧连接，另一个端子与上述基准电位Vref侧连接；[0080]第一电流路径41，其是通过以从上述控制端子侧朝上述基准电位Vref侧的方向为顺方向的第一整流元件D1与第一开关S1串联连接而成的；[0081]第二电流路径42，其是通过以从上述基准电位Vref侧朝上述控制端子侧的方向为顺方向的第二整流元件D2与第二开关S2串联连接而成的，[0082]将整流电路4与上述电感L1串联连接而构成谐振控制电路3，其中，该整流电路⑷是通过上述第一电流路径41与上述第二电流路径42并联连接而成的，[0083]将上述谐振控制电路3连接于上述控制端子与上述基准电位Vref之间，以使上述主开关元件TR中的上述控制端子与上述接地端子之间的寄生电容PC和上述谐振控制电路⑶构成谐振电路，[0084]并且，该开关元件驱动电路⑴具备偏置电路5，该偏置电路⑸将上述谐振控制电路⑶中的与上述控制端子侧相反的一侧的端子的电位设定为与上述基准电位Vref不同的偏置电位Vb。[0085]主开关元件TR的驱动信号（SP通过由寄生电容PC和电感L1构成的并联谐振电路中的能量交换，来减轻寄生电容PC所引起的功率损耗。并联谐振电路的效果在驱动信号SP是相对于基准电位Vref对称的正负双极信号的情况下非常有效。在驱动信号SP是不对称的正负双极信号的情况下，驱动信号SP相对于基准电位Vref的振幅变得不对称所引起的直流成分影响谐振电路。但是，根据上述结构，能够利用偏置电位Vb抵消该直流成分。其结果是，能够构成为不仅减轻将具有相对于基准电位Vref不对称的正负电位的正负双极信号作为驱动信号（SP来驱动主开关元件TR的驱动电路（1的功率损耗，而且减少驱动电路1内的负荷失衡。[0086]在此，优选上述偏置电位Vb为满足以下条件的值，S卩：正极电位Vcc与偏置电位Vb间的电位差的绝对值（|Vcc—Vb|、跟负极电位Vee与偏置电位Vb间的电位差的绝对值（|Vb—Vee|之比（|Vcc—Vb|:|Vb—Vee|，跟上述正极电位Vcc的绝对值（|VccI与上述负极电位Vee的绝对值（|Vee|之比（|Vcc|:|Vee|相比，接近1比1。从谐振电路来看，偏置电位Vb接触正极电位Vcc与负极电位Vee间的电气中点。因此，若以偏置电位Vb为基准的正极电位Vcc的绝对值与负极电位Vee的绝对值之比接近1比1，则能够降低对谐振电路给予影响的直流成分。[0087]在此，作为一个方式，优选上述偏置电路5包括偏置电容器C1，该偏置电容器C1被连接于上述谐振控制电路3的靠上述接地端子侧的端子与上述基准电位之间。驱动信号（SP相对于基准电位Vref的振幅变得不对称所引起的直流成分被偏置电容器C1吸收。驱动信号（SP的振幅中心相对于基准电位Vref移动了偏置电位Vb的大小，因此抵消该直流成分。[0088]另外，作为一个方式，优选上述偏置电路5包括分压电路6，该分压电路6生成上述偏置电位Vb。由于具有分压电路¢，从而能够迅速设定偏置电位Vb。[0089]作为一个方式，优选上述偏置电位Vb为伴随因上述驱动信号Sp产生的上述控制端子的电位的变化而变化的上述寄生电容PC的电荷平衡的电位。若这样规定偏置电位Vb，则能够适当设定主开关元件（TR的特性，S卩，与寄生电容（PC相对应的偏置电位Vb〇[0090]符号说明：[G091]1…栅极驱动电路开关元件驱动电路）；3…谐振控制电路;4…整流电路;5…偏置电路;6…分压电路;41…第一电流路径;42…第二电流路径;C1…偏置电容器;D1…第一整流元件;D2…第二整流元件;L1…谐振线圈（电感）；PC…寄生电容;S1…第一开关;S2…第二开关;SP…驱动信号;狀…主开关元件;Vb…偏置电位;Vref…基准电位。

权利要求：1.一种开关元件驱动电路，其朝向将源极端子或者发射极端子作为接地端子并在该接地端子连接有基准电位的主开关元件的控制端子，给予具有相对于所述基准电位不对称的正负电位的驱动信号，由此驱动所述主开关元件，其中，所述开关元件驱动电路具有：电源电路，其是相对于所述基准电位而言正负不对称的正负双极电源，具备提供相对于所述基准电位靠正侧的正极电位的正极电源、和相对于所述基准电位提供绝对值与所述正侧的电位不同的负侧的负极电位的负极电源；电感，其一个端子与所述控制端子侧连接，另一个端子与所述基准电位侧连接；第一电流路径，其是通过以从所述控制端子侧朝所述基准电位侧的方向为顺方向的第一整流兀件与第一开关串联连接而成的；以及第二电流路径，其是通过以从所述基准电位侧朝所述控制端子侧的方向为顺方向的第二整流元件与第二开关串联连接而成的，整流电路与所述电感串联连接而构成谐振控制电路，其中，该整流电路是通过所述第一电流路径与所述第二电流路径并联连接而成的，所述谐振控制电路连接于所述控制端子与所述基准电位之间，以使得所述主开关元件中的所述控制端子与所述接地端子之间的寄生电容和所述谐振控制电路构成谐振电路，并且，所述开关元件驱动电路具备偏置电路，该偏置电路将所述谐振控制电路中的与所述控制端子侧相反的一侧的端子的电位设定为与所述基准电位不同的偏置电位。2.根据权利要求1所述的开关元件驱动电路，其中，所述偏置电位是满足以下条件的电位，即：所述正极电位与所述偏置电位间的电位差的绝对值、跟所述负极电位与所述偏置电位间的电位差的绝对值之比，相对于所述正极电位的绝对值跟所述负极电位的绝对值之比，接近1比1。3.根据权利要求1或2所述的开关元件驱动电路，其中，所述偏置电路包括偏置电容器，该偏置电容器连接于所述谐振控制电路的靠所述接地端子侧的端子与所述基准电位之间。4.根据权利要求1〜3中的任一项所述的开关元件驱动电路，其中，所述偏置电路包括分压电路，该分压电路生成所述偏置电位。5.根据权利要求1〜4中的任一项所述的开关元件驱动电路，其中，所述偏置电位为伴随着因所述驱动信号产生的所述控制端子的电位的变化而变化的所述寄生电容的电荷平衡的电位。

百度查询： 爱信艾达株式会社 开关元件驱动电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD