申请/专利权人：浙江集迈科微电子有限公司

申请日：2020-04-22

公开（公告）日：2020-08-21

公开（公告）号：CN111223928B

主分类号：H01L29/778(20060101)

分类号：H01L29/778(20060101);H01L29/423(20060101);H01L21/335(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.08.21#授权;2020.06.26#实质审查的生效;2020.06.02#公开

摘要：本发明提供一种栅指渐宽式GaNFinFET结构及其制备方法，该结构包括：第二半导体衬底；位于第二半导体衬底上的键合材料层；位于键合材料层上的FinFET结构，包括：栅极、源极、漏极及栅指，其中源极、漏极及栅指由依次层叠的InyAl1‑yN势垒层、GaN沟道层及InzGa1‑zN沟道层形成，其中，0.165y0.175，0.1z0.2，栅指两端分别连接源极及漏极，且栅指的宽度自源极至漏极逐渐加宽。采用GaNInGaN双沟道，一方面InGaN沟道中载流子的有效质量低于GaN沟道中载流子的有效质量，从而有效提高FinFET结构中上限载流子的漂移速度，同时，InGaN材料的相对窄的带隙，可将二维电子气（2DEG）更好的限制在沟道内，有效缓解载流子的散射以及电流崩塌；另外，将FinFET结构中的栅指设计为逐渐加宽的形状，有效提高了FinFET结构的耐压性能。

主权项：1.一种栅指渐宽式GaNFinFET结构的制备方法，其特征在于，所述制备方法包括：提供第一半导体衬底，并于所述第一半导体衬底上外延生长异质结构，且沿所述异质结构生长方向所述异质结构包括AlxGa1-xN复合层、InyAl1-yN势垒层、GaN沟道层及InzGa1-zN沟道层，其中，0≤x≤1，0.165y0.175，0.1z0.2；于所述异质结构上沉积键合材料层；提供第二半导体衬底，并基于所述键合材料层将所述第一半导体衬底与所述第二半导体衬底键合；去除所述第一半导体衬底，及所述异质结构中的所述AlxGa1-xN复合层；自所述InyAl1-yN势垒层向下刻蚀所述异质结构至所述键合材料层表面，以在所述键合材料层表面上形成FinFET结构的栅指，且所述栅指的宽度自FinFET结构的源极至FinFET结构的漏极逐渐加宽，以增大FinFET结构的耐压；刻蚀所述异质结构形成开槽，并于所述开槽中形成FinFET结构的源电极及漏电极，于所述栅指的顶壁和侧壁形成栅电极。

全文数据：

权利要求：

百度查询： 浙江集迈科微电子有限公司 栅指渐宽式GaN FinFET结构及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD