申请/专利权人：全球能源互联网研究院有限公司

申请日：2018-09-10

公开（公告）日：2020-09-15

公开（公告）号：CN109444551B

主分类号：G01R27/14(20060101)

分类号：G01R27/14(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.09.15#授权;2019.04.02#实质审查的生效;2019.03.08#公开

摘要：本发明公开了一种半导体方块电阻的方法及电路，方法包括：在待测掺杂区域内形成至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；并在第一掺杂区域内形成第二掺杂区域，第二掺杂区域为第一导电类型；在半导体基板表面上设置至少两个激励电极，其中至少一个激励电极与第二掺杂区域对应；在半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极，隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘；通过两个激励电极施加激励电流、测试位于两个激励电极之间的待测掺杂区域之间的电压，获得待掺杂区域的方块电阻值。用以上方法进行方块电阻测试，能够测得较准确的方块电阻值。

主权项：1.一种半导体方块电阻的测试方法，待测掺杂区域位于半导体基板内，且为第一导电类型；其特征在于，所述方法包括：在所述待测掺杂区域内形成至少一个第一掺杂区域，所述第一掺杂区域为第二导电类型，所述第二导电类型与所述第一导电类型相反；并在所述第一掺杂区域内形成第二掺杂区域，所述第二掺杂区域为第一导电类型；在所述半导体基板表面上设置至少两个激励电极，其中至少一个所述激励电极与所述第二掺杂区域对应；在所述半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极，所述隔离层和所述控制电极从一个所述第一掺杂区域的边缘延伸至内部所述第二掺杂区域的边缘；通过两个激励电极施加激励电流，并测试位于两个激励电极之间的待测掺杂区域之间的电压，获得待测掺杂区域的方块电阻值。

全文数据：半导体方块电阻的测试方法及测试电路技术领域本发明涉及半导体工艺技术领域，具体涉及一种半导体方块电阻的测试方法及测试电路。背景技术方块电阻又称膜电阻、面电阻，指一个正方形的薄膜导电材料边到边之间的电阻，表征膜层致密性。图1示出了方块型薄膜的示意图，其中a和b分别为方块的长和宽，a＝b，d为薄膜的厚度。当方块型薄膜内施以激励电流I、且电流I的流向基本与薄膜表面平行时，根据电阻的计算公式可得方块电阻为由此可见，方块型薄膜的电阻仅与方块型薄膜的厚度及电阻率ρ有关，与方块的长和宽均无关。而对于半导体来说，电阻率ρ与薄膜导电材料的掺杂浓度有关，离子掺杂深度相当于薄膜电阻的厚度，则半导体方块电阻通常可以用于表征在制造过程中半导体表面的离子掺杂浓度和深度。因此，在集成电路和器件制造过程中，测试特定掺杂层的方块电阻可以对该掺杂层的工艺离子注入窗口大小、离子注入剂量或能量、扩散温度和时间等波动进行在线监控，以保障最终器件和电路的正常电特性、参数的一致性和稳定性，以及器件和电路的可靠性。由于半导体方块电阻通常较小，一般为毫欧级别，因此通常采用测量精度较高的开尔文接法进行测试。图2示出了采用开尔文连接进行检测的原理示意图，其中，Rt为待测电阻，A点和B点分别为待测电阻的两端，AB端并联有激励支路和检测支路。在激励支路上，直流电流源通过第一激励线F1、第二激励线F2向待测电阻施加从A端流向B端的激励电流I；同时，在检测支路上，高阻抗电压表通过第一检测线S1、第二检测线S2检测AB之间的电阻，r1～r4分别表示对应线段上的接触电阻与引线电阻之和即检测系统的寄生电阻，其中接触电阻是指探针与测试点之间的接触电阻。检测支路上电压表为高阻抗，这使得检测支路上的电流几乎为零，电阻r3、r4上的压降也几乎为零；而由于激励支路与检测支路并联，则激励支路上电阻r1、r2上的压降不会影响检测支路对AB之间电压的测量结果，由此可以看出，采用开尔文连接进行检测能够消除探针与测试点之间的接触电阻和引线电阻的影响，从而对于待测电阻Rt的测量结果更为准确，通常可以精确到0.1mΩ。图3A示出了现有方法采用开尔文连接对半导体方块电阻进行测试时的连接示意图。其中，N-区域为待测的轻掺杂区，A为第一金属电极，B为第二金属电极，N+区域为重掺杂区，用于与金属电极形成欧姆接触。在检测时，激励支路的两端分别与第一金属电极A、第二金属电极B接触，检测支路的两端也分别与第一金属电极A、第二金属电极B接触。需要补充说明的是，此处的轻掺杂、重掺杂用于表示离子掺杂浓度的相对大小，而对离子掺杂浓度不作限定。然而，发明人发现：若图3A中用于形成欧姆接触的N+区域的离子掺杂浓度未能达到与金属电极形成良好欧姆接触的浓度，则金属电极与所接触的N+区域费米能级相差较大，会使得半导体内部、与金属电极接触的区域内的电子聚集在半导体与金属的接触面，空穴聚集在半导体内部、靠近金属的接触面区域，从而形成一个稳定的内电场，其方向是从半导体指向金属电极，所形成的稳定电场进一步阻碍了载流子即电子或空穴的移动，使之无法自由扩散；在聚集的电子与聚集的空穴之间形成耗尽层，这就是肖特基结在微观上的表现。由于两个肖特基结均的内电场均是由半导体指向金属电极，因此，当待测区域通以任意方向的激励电流I时，激励电流I路径上的两个肖特基结中总是会有一个处于正偏状态、一个处于反偏状态。如图3A-3C所示，当第一金属电极A接正电压、第二金属电极B接负电压时，半导体表面的电流从第一金属电极A流向第二金属电极B，此时，第一金属电极A位置处的肖特基结X为正偏，第二金属电极B位置处的肖特基结Y为反偏。对于正偏的肖特基结X，施加激励电流I相当于在肖特基结两端施加了一个外电场，该外电场会抵消内电场，于是载流子可以正常自由扩散。而对于反偏的肖特基结Y，施加激励电流I所形成的外电场与内电场的方向一致，也即进一步增强了对载流子自由扩散的阻碍作用；以N型掺杂的P型半导体为例，施加激励电流I时，电源负极即第二金属电极B会使得更多的电子聚集在半导体与金属电极的接触面；相应地，新聚集的电子会吸引的新的空穴聚集在耗尽区的另一侧，而这些“新的空穴”来源于附近的待测电阻区，这便导致待测电阻区的空穴即少子浓度降低了，如图3D所示，其中箭头方向表示载流子的运动方向。此外，对于反偏的肖特基结Y，即使外电场的强度大于肖特基结Y的反向击穿电压、使得肖特基结Y能够反向导通，激励电流I中的电子能够与耗尽区的空穴复合，但是，从待测电阻区的聚集的空穴被耗尽，待测电阻区的空穴浓度降低，如图3E所示，依然会使得测得的待测电阻区的方块电阻受到影响，与不施加激励电流I的状态下所测得的方块电阻不同。综上所述，通过上述方法测得的方块电阻有可能会受到耗尽层影响，导致测量结果不准确。发明内容有鉴于此，本发明实施例提供了一种半导体方块电阻的测试方法及测试电路，以解决现有测试方法测得的方块电阻会受到耗尽层的影响而使得测量结果不准确的问题。根据第一方面，本发明实施例提供了一种半导体方块电阻的测试方法，待测掺杂区域位于半导体基板内，且为第一导电类型。该方法包括：在待测掺杂区域内形成至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；并在第一掺杂区域内形成第二掺杂区域，第二掺杂区域为第一导电类型；在半导体基板表面上设置至少两个激励电极，其中至少一个激励电极与第二掺杂区域对应；在半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极，隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘；通过两个激励电极施加激励电流，同时测试位于两个激励电极之间的待测掺杂区域的方块电阻值。可选地，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。可选地，测试位于两个激励电极之间的待测掺杂区域的方块电阻的步骤，包括：在两个激励电极之间设置至少一对探针，一对探针包括第一探针和第二探针；并测量第一探针与第二探针之间的距离；获取激励电流的数值；测试第一探针和第二探针之间的电压值；根据下列公式计算待测掺杂区域的方块电阻值：其中，V为第一探针和第二探针之间的电压值，I为激励电流的数值，n为第一探针与第二探针之间的距离。可选地，测试位于两个激励电极之间的待测掺杂区域的方块电阻的步骤，包括：在两个激励电极之间设置至少一组探针，一组探针包括第一探针、第二探针和第三探针；并测量第二探针与第一探针之间的距离、第二探针与第三探针之间的距离；分别测试第二探针与第一探针之间的电压值、第二探针与第三探针之间的电压值；获取激励电流的数值；根据下列公式计算待掺杂区域的方块电阻值：其中，Rsq为待测的方块电阻值，V21为第二探针与第一探针之间的电压值，V23为第二探针与第三探针之间的电压值，n21为第二探针与第一探针之间的距离，n23为第二探针与第三探针之间的距离，I为激励电流的数值。可选地，探针设置于两个激励电极的连线上。可选地，通过高阻抗的电压测试装置测试两个位置之间的电压。可选地，通过两个激励电极施加激励电流，同时测试位于两个激励电极之间的待测掺杂区域的方块电阻的步骤之前，还包括：在待测掺杂区域所在的半导体基板表面上设置偏置电极，偏置电极位于待测掺杂区域的外部；当第一导电类型为N型时，将偏置电极接负电压，或者当第一导电类型为P型时，将偏置电极接正电压。根据第二方面，本发明实施例提供了一种半导体方块电阻的测试电路，待测掺杂区域位于半导体基板内，且为第一导电类型；待掺杂区域内形成有至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；第一掺杂区域内形成有第二掺杂区域，第二掺杂区域为第一导电类型；测试电路包括：至少两个激励电极，设置于半导体基板表面上，且其中至少一个激励电极与第二掺杂区域对应；直流电源，其正、负极分别与两个激励电极连接，以施加激励电流；至少一个隔离层和与之分别对应的控制电极，隔离层和控制电极依次设置于半导体基板表面上，且隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘；至少两个探针，设置于两个激励电极之间；电压测量装置，其两个测试端分别与两个探针连接，用于测量待测掺杂区域的方块电阻。可选地，第一导电类型为N型，第二导电类型为P型。或者，第一导电类型为P型，第二导电类型为N型。可选地，探针的连线与激励电极的连线平行。可选地，探针设置于两个激励电极的连线上。可选地，测试电路还包括：处理器，与直流电源、电压测量装置分别连接，以分别获取测试时的激励电流及探针之间的电压，并计算待测掺杂区域的方块电阻。可选地，还包括：偏置电极，与待测掺杂区域位于半导体基板的同一表面，且偏置电极位于待测掺杂区域的外部；偏置电源，当第一导电类型为N型时，偏置电源的负极与偏置电极连接，或者当第一导电类型为P型时，偏置电源的正极与偏置电极连接。本发明实施例提供的一种半导体方块电阻的测试方法及电路，至少有以下优点：1、本发明实施例提供的一种半导体方块电阻的测试方法包括：在待测掺杂区域内形成至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；并在第一掺杂区域内形成第二掺杂区域，第二掺杂区域为第一导电类型；在半导体基板表面上设置至少两个激励电极，其中至少一个激励电极与第二掺杂区域对应；在半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极，隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘；通过两个激励电极施加激励电流，同时测试位于两个激励电极之间的待测掺杂区域的方块电阻值。通过设置第一掺杂区域、隔离层及控制电极，使得在对待测掺杂区域进行测试时，不会形成反偏的肖特基结，不会在待测掺杂区域形成耗尽层而影响电阻测试结果，因此上述半导体方块电阻的测试电路能够测得较为准确的方块电阻值。2、本发明实施例提供的一种半导体方块电阻的测试电路，待测掺杂区域位于半导体基板内，且为第一导电类型；待掺杂区域内形成有至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；第一掺杂区域内形成有第二掺杂区域，第二掺杂区域为第一导电类型；测试电路包括：至少两个激励电极，设置于半导体基板表面上，且其中至少一个激励电极与第二掺杂区域对应；直流电源，其正、负极分别与两个激励电极连接，以施加激励电流；至少一个隔离层和与之分别对应的控制电极，隔离层和控制电极依次设置于半导体基板表面上，且隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘；至少两个探针，设置于两个激励电极之间；电压测量装置，其两个测试端分别与两个探针连接，用于测量待测掺杂区域的方块电阻。上述半导体方块电阻的测试电路通过设置第一掺杂区域、隔离层及控制电极，使得在对待测掺杂区域进行测试时，不会形成反偏的肖特基结，不会在待测掺杂区域形成耗尽层而影响电阻的测试结果，因此上述半导体方块电阻的测试电路能够测得较为准确的方块电阻值。附图说明通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解示出了对本发明进行任何限制，在附图中：图1示出了方块型薄膜的示意图；图2示出了采用开尔文连接进行检测的原理示意图；图3A示出了现有方法采用开尔文连接对半导体方块电阻进行测试时的连接示意图；图3B示出了正偏肖特基势垒的示意图；图3C示出了反偏肖特基势垒的示意图；图3D示出了采用开尔文连接对半导体方块电阻进行测试时载流子的运动方向；图3E示出了采用开尔文连接对半导体方块电阻进行测试时载流子耗尽的结果示意图；图4A示出了本发明实施例的一种半导体方块电阻的测试电路的示意图；图4B示出了本发明实施例的一种半导体方块电阻的测试电路的局部电子分布示意图；图5示出了本发明实施例的另一种半导体方块电阻的测试电路的示意图；图6A和图6B示出了本发明实施例的又一种半导体方块电阻的测试电路示意图；图7示出了本发明实施例的一种半导体方块电阻的测试方法的流程图；图8示出了本发明实施例的一种半导体方块电阻的测试方法的流程图；图9A示出了本发明实施例又一种半导体方块电阻的测试方法的流程图；图9B示出了激励电极及探针所在的半导体基板表面的俯视图；图10A示出了本发明实施例的又一种半导体方块电阻的测试方法的流程图；图10B示出了激励电极及探针所在的半导体基板表面的俯视图；图11A和11B分别为本发明实施例的又一种半导体方块电阻的测试方法的流程图；11-待掺杂区域；12-半导体基板；13、15-第一掺杂区域；14、16-第二掺杂区域；17-欧姆接触区域；21、22-激励电极；23-偏置电极；30-直流电源；41、42-隔离层；51、52-控制电极；61、62-探针；70-电压测量装置；80-偏置电源。具体实施方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要指出的是，本申请中的第一导电类型为N型，相应地第二导电类型为P型；或者，第一导电类型为P型，相应地第二导电类型为N型。本申请实施例仅以第一导电类型为N型、第二导电类型为P型来阐述本申请技术方案的原理，在本申请所公开的技术方案及技术原理的基础上，本领域技术人员应当能够推知当第一导电类型为P型、第二导电类型为N型时技术方案的原理。实施例一图4A示出了根据本发明实施例的一种半导体方块电阻的测试电路的示意图。如图4A所示，待测掺杂区域11位于半导体基板12内，且为第一导电类型。待掺杂区域11内形成有至少一个第一掺杂区域13，第一掺杂区域13为第二导电类型，第二导电类型与第一导电类型相反。第一掺杂区域13内形成有第二掺杂区域14，第二掺杂区域为第一导电类型。该测试电路包括至少两个激励电极21和22、直流电源30、至少一个隔离层41和与之对应的控制电极51、至少两个探针61和62、电压测量装置70。直流电源30的正、负极分别与两个激励电极连接，以施加激励电流。隔离层41和控制电极51依次设置于半导体基板12表面上，且二者从第一掺杂区域13的边缘延伸至该第一掺杂区域13内部的第二掺杂区域14的边缘。激励电极21和22均设置于半导体基板12表面上，且激励电极22与第二掺杂区域14对应。另一激励电极21可以与待测掺杂区域11内的欧姆接触区域如图4A中的15所示，欧姆接触区域用于使半导体与激励电极21形成良好的欧姆接触，其离子掺杂浓度比待测掺杂区域高，且为同一掺杂类型直接接触，或者也可以采用其他设置方式例如实施例二所述设置方式，本申请对此不做限定。当另一激励电极21与待测掺杂区域11内的欧姆接触区域直接接触时，在测试时，需要注意控制直流电源30的正、负极与激励电极21和22的对应关系，该对应关系必须使得激励电极21与欧姆接触区域之间的肖特基结是正偏的，也即图4A所示测试电路应当控制激励电极21接直流电源30的正极，而控制激励电极22接直流电源30的负极。两个探针61和62设置于两个激励电极之间。电压测量装置70的两个测试端分别与两个探针61和62连接，用于测量待测掺杂区域的方块电阻。下面以第一导电类型为N型、第二导电类型为P型来阐述上述半导体方块电阻的测试电路的工作原理。在如图4A所示测试电路中，当控制电极51未通电时，虽然第二掺杂区域14与直流电源30的负极相连，且第二掺杂区域14与待测掺杂区域11的导电类型相同，但是由于二者之间间隔了相反掺杂类型的第一掺杂区域13，导致第二掺杂区域14内的电子无法通过第一掺杂区域13而流入待测掺杂区域11，从而形成电子通路。当控制电极51接控制电源的正极如图中“+”所示时，如图4B所示，第一掺杂区域13内的电子即P型掺杂区域的少子被控制电极51吸附在半导体的表面，由于控制电极51与半导体基板12表面之间设置有隔离层41，因此电子始终在半导体基板12表面形成电子层电子层如图4B中的黑点所示而不会流入控制电极，这样便在第一掺杂区域13的表面形成了电子的流通路径如图4B中的路径Pe，从而直流电源30的负极向激励电极22输入的电子能够流入第二掺杂区域14，继而通过第一掺杂区域13表面的电子层流入待测掺杂区域11，从而形成电子通路。对比图3E和图4B可以看出，上述半导体方块电阻的测试电路通过设置第一掺杂区域13、隔离层及控制电极，使得在对待测掺杂区域进行测试时，不会形成反偏的肖特基结，不会在待测掺杂区域11形成耗尽层而影响方块电阻值的测试结果，因此上述半导体方块电阻的测试电路能够测得较为准确的方块电阻值。可选地，上述电压测量装置70为高阻抗，从而使得检测支路“探针61—电压测量装置70—探针62”上的电流足够小，从而使得检测支路中的寄生电阻参见背景技术部分、接触电阻参见背景技术部分上的足够小几乎为零，进一步提高方块电阻的测试精度。实施例二图5示出了根据本发明实施例的另一种半导体方块电阻的测试电路的示意图。比较图4A和图5可以发现，该测试电路与实施例一的区别在于，欧姆接触区域15替换为第一掺杂区域15和第二掺杂区域16，并且还包括隔离层42及控制电极52。第一掺杂区域15位于待测掺杂区域11内，且为第二导电类型；第二掺杂区域16位于第一掺杂区域15内，且为第一导电类型。激励电极21与第二掺杂区域16对应。隔离层42和控制电极52依次设置于半导体基板12表面上，且二者从第一掺杂区域15的边缘延伸至该第一掺杂区域15内部的第二掺杂区域16的边缘。本发明实施例所提供的半导体方块电阻的测试电路，在两个激励电极的位置均设置了第一掺杂区域及第二掺杂区域，以及隔离层及控制电极，从而使得两个激励电极完全对称，从而在测试时便无需特别注意电源直流电源30的正、负极与激励电极21和22的对应关系，简化了测试方法。此外，在如图5所示测试电路中，当控制电极52未通电时，虽然第二掺杂区域16与直流电源30的正极相连，且第二掺杂区域16与待测掺杂区域11的导电类型相同，但是由于二者之间间隔了相反掺杂类型的第一掺杂区域15，导致待测掺杂区域11内的电子无法通过第一掺杂区域15而流入第二掺杂区域16，从而形成电子通路。当控制电极52接控制电源的正极如图中“+”所示时，请借鉴图4B所示原理，第一掺杂区域15内的电子即P型掺杂区域的少子被控制电极52吸附在半导体的表面，由于控制电极52与半导体基板12表面之间设置有隔离层42，因此电子始终在半导体基板12表面形成电子层而不会流入控制电极，这样便在第一掺杂区域15的表面形成了电子的流通路径，从而待测掺杂区域11内的电子便可以通过第一掺杂区域15表面的电子层流入第二掺杂区域16，继而流向直流电源30的正极。由此可见，上述半导体方块电阻的测试电路通过设置第一掺杂区域15、隔离层及控制电极，使得在测试方块电阻时也不会形成正偏的肖特基结，不会在待测掺杂区域11形成耗尽层而影响电阻的测试结果，因此上述半导体方块电阻的测试电路进一步提高了方块电阻的测试精度。上述半导体方块电阻的测试电路还使得在对待测掺杂区域进行测试时，不会形成反偏的肖特基结，不会在待测掺杂区域11形成耗尽层而影响方块电阻值的测试结果，因此上述半导体方块电阻的测试电路能够测得较为准确的方块电阻值。具体请参见实施例一。实施例三本发明实施例提供了又一种半导体方块电阻的测试电路，其与实施例一或实施例二的区别在于，还包括处理器，与直流电源30、电压测量装置分别连接，以分别获取测试时的激励电流I，及探针61和62之间的电压，并计算待测掺杂区域11的方块电阻。实施例四本发明实施例提供了又一种半导体方块电阻的测试电路，其与实施例一至三中任一实施例的区别在于，还包括偏置电极23和偏置电源80。偏置电极23与待测掺杂区域11位于半导体基板12的同一表面，且偏置电极位于待测掺杂区域11的外部。当第一导电类型为N型时，偏置电源80的负极与偏置电极23连接，或者当第一导电类型为P型时，偏置电源80的正极与偏置电极23连接。如图6A和6B所示，第一导电类型为N型，偏置电极23与偏置电源80的负极连接，那么半导体基板12内靠近偏置电极23位置的空穴被偏置电源80的负极的电子复合，从而使得半导体基板12内、偏置电极23附近剩余的空穴远离偏置电极23所在的表面也即远离待测掺杂区域11，使得在偏置电极23所在的半导体基板12表面，从表面向内部电势逐渐升高，由此待测掺杂区域11内的电子受该电势的影响便会集聚在表面，而不会逸散至待测掺杂区域11的外部并因此影响测试的准确性。由此可见，在待测掺杂区域所在的半导体基板表面设置偏置电极能够提高测试的准确性。需要补充说明的是，本领域技术人员在上述技术方案的基础上应当能够想到在半导体基板12内部、与偏置电极23接触的位置形成欧姆接触区域17如图6A和6B中的“P+”区域所示以形成良好的欧姆接触，本申请对此不再赘述。实施例五图7示出了根据本发明实施例的一种半导体方块电阻的测试方法的流程图。该测试方法用于测试半导体基板内的待测掺杂区的方块电阻，可以采用实施例一、实施例三或实施例四中任一所述的测试电路来实现。如图7所示，该方法包括如下步骤：S10：在待测掺杂区域内形成至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；并在第一掺杂区域内形成第二掺杂区域，第二掺杂区域为第一导电类型。如图4A所示，第一导电类型为N型，待测掺杂区域11为N型掺杂，半导体基板12为P型掺杂。在待测掺杂区域11内形成P型掺杂的第一掺杂区域13，并在第一掺杂区域13内形成N型掺杂的第二掺杂区域。第二掺杂区域14可以是重掺杂，以便与激励电极22形成良好的欧姆接触。S20：在半导体基板表面上设置至少两个激励电极，其中至少一个激励电极与第二掺杂区域对应。如图4A所示，在半导体基板12表面上设置激励电极21和22，其中激励电极22与第二掺杂区域14对应。S31：在半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极，隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘。如图4A所示，在半导体基板12表面上依次设置隔离层41和与该隔离层41对应的控制电极51，并且隔离层41和控制电极51从第一掺杂区域13的边缘延伸至该第一掺杂区域13内部的第二掺杂区域14的边缘。S40：通过两个激励电极施加激励电流，同时测试位于两个激励电极之间的待测掺杂区域的方块电阻值。如图4A所示，直流电源30的正、负极分别连接激励电极21和22，以便施加激励电流。同时，通过探针61和62接触激励电极21和22之间的待测掺杂区域，并且探针61和62分别与电压测量装置70的两端连接，以便测试施加激励电流之后两个探针之间的电压。上述半导体方块电阻的测试方法，通过设置第一掺杂区域、隔离层及控制电极，使得在对待测掺杂区域进行测试时，不会形成反偏的肖特基结，不会在待测掺杂区域形成耗尽层而影响方块电阻测试结果，因此上述半导体方块电阻的测试电路能够测得较为准确的方块电阻值。具体请参考实施例一。此外，需要注意的是，在测试时，需要注意控制直流电源30的正、负极与激励电极21和22的对应关系，该对应关系必须使得激励电极21与欧姆接触区域之间的肖特基结是正偏的，也即图4A所示测试电路应当控制激励电极21接直流电源30的正极，而控制激励电极22接直流电源30的负极。实施例六图8示出了根据本发明实施例的一种半导体方块电阻的测试方法的流程图。该测试方法用于测试半导体基板内的待测掺杂区的方块电阻，可以采用实施例二、实施例三或实施例四中任一所述的测试电路来实现。如图8所示，该方法包括如下步骤：S10：在待测掺杂区域内形成至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；并在第一掺杂区域内形成第二掺杂区域，第二掺杂区域为第一导电类型。如图5所示，第一导电类型为N型，待测掺杂区域11为N型掺杂，如图5所示，第一导电类型为N型，待测掺杂区域11为N型掺杂，半导体基板12为P型掺杂。在待测掺杂区域11内形成P型掺杂的第一掺杂区域13，并在第一掺杂区域13内形成N型掺杂的第二掺杂区域14；在待测掺杂区域11内形成P型掺杂的第一掺杂区域15，并在第一掺杂区域15内形成N型掺杂的第二掺杂区域16。第二掺杂区域14和16可以是重掺杂，以便与激励电极22形成良好的欧姆接触。S20：在半导体基板表面上设置至少两个激励电极，其中至少一个激励电极与第二掺杂区域的边缘对应。如图5所示，在半导体基板12表面上设置激励电极21和22，其中，激励电极21与第二掺杂区域16对应，激励电极22与第二掺杂区域14对应。S32：在半导体基板表面上依次设置至少两个隔离层和与之分别对应的控制电极，隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘。如图5所示，在半导体基板12表面上依次设置隔离层41和与该隔离层41对应的控制电极51，并且隔离层41和控制电极51从第一掺杂区域13的边缘延伸至该第一掺杂区域13内部的第二掺杂区域14的边缘。并且，在半导体基板12表面上依次设置隔离层42和与该隔离层42对应的控制电极52，并且隔离层42和控制电极52从第一掺杂区域15的边缘延伸至该第一掺杂区域15内部的第二掺杂区域16的边缘。S40：通过两个激励电极施加激励电流，同时测试位于两个激励电极之间的待测掺杂区域的方块电阻值。如图5所示，直流电源30的正、负极分别连接激励电极21和22，以便施加激励电流。同时，通过探针61和62接触激励电极21和22之间的待测掺杂区域，并且探针61和62分别与电压测量装置70的两端连接，以便测试施加激励电流之后两个探针之间的电压。上述半导体方块电阻的测试方法，通过设置第一掺杂区域、隔离层及控制电极，使得在对待测掺杂区域进行测试时，不会形成反偏的肖特基结，不会在待测掺杂区域形成耗尽层而影响方块电阻测试结果，因此上述半导体方块电阻的测试电路能够测得较为准确的方块电阻值。具体请参考实施例一。此外，上述半导体方块电阻的测试方法，在两个激励电极的位置均设置了第一掺杂区域及第二掺杂区域，以及隔离层及控制电极，从而使得两个激励电极完全对称，从而在测试时便无需特别注意电源直流电源的正、负极与激励电极和的对应关系，简化了测试方法。具体请参考实施例二。实施例七图9A示出了根据本发明实施例又一种半导体方块电阻的测试方法的流程图。该测试方法用于测试半导体基板内的待测掺杂区的方块电阻，可以采用实施例一至四任一所述的测试电路来实现。如图9A所示，与实施例五或实施例六的区别在于，步骤S40中“测试位于两个激励电极之间的待测掺杂区域的方块电阻”的步骤包括以下步骤S41、S42、S43和S44：S41：在两个激励电极之间设置至少一对探针，该一对探针包括第一探针和第二探针；并测量第一探针与第二探针之间的距离。图9B示出了激励电极及探针所在的半导体基板表面的俯视图，其中M1、N1为一对探针，M2、N2为一对探针。S42：获取激励电流的数值。S43：测试第一探针和第二探针之间的电压值。S44：根据下列公式计算待测掺杂区域的方块电阻值：其中，V为第一探针和第二探针之间的电压值，I为所述激励电流的数值，n为第一探针与第二探针之间的距离。上述公式中，V电压和激励电流I的比值即为第一探针和第二探针之间的电阻。需要补充说明的是，作为本实施例的一种替换实施方式，也可以直接用欧姆表测得第一探针和第二探针之间的电阻。由于方块型薄膜的电阻仅与方块型薄膜的厚度及电阻率ρ有关，与方块的长和宽均无关，假设距离d的单位为cm，则可以认为方块的大小为1cm×1cm，也即方块的边长为1个单位、方块为单位面积，则可以理解为第一探针与第二探针之间具有n个方块如图9B所示，第一探针M1与第二探针N1之间为2个方块，第一探针M2与第二探针N2之间为3个方块，从而单位面积的方块电阻值可以表示为：进一步地，还可以在上述方法的基础上多设置几对探针从而多测出几个方块电阻值，对这些方块电阻值进行处理例如求取平均值再得出最终的方块电阻值。如图9B所示，探针的连线是与激励电极的连线平行如探针M1、N1，或者M2、N2。并且，可选地，探针设置于两个激励电极的连线上如探针M1、N1。实施例八图10A示出了根据本发明实施例的又一种半导体方块电阻的测试方法的流程图。该测试方法用于测试半导体基板内的待测掺杂区的方块电阻，可以采用实施例一至四任一所述的测试电路来实现。如图10A所示，与实施例五或实施例六的区别在于，步骤S40中“测试位于两个激励电极之间的待测掺杂区域的方块电阻的步骤包括以下步骤S45、S46、S47和S48：S45：在两个激励电极之间设置至少一组探针，该一组探针包括第一探针、第二探针和第三探针；并测量第二探针与第一探针之间的距离、第二探针与第三探针之间的距离。S46：分别测试第二探针与第一探针之间的电压值、第二探针与第三探针之间的电压值。S47：获取激励电流的数值。例如，可以从实施例一中的直流电源30读取。S48：根据下列公式计算待掺杂区域的方块电阻值：其中，Rsq为待测的方块电阻，V21为第二探针与第一探针之间的电压值，V23为第二探针与第三探针之间的电压值，n21为第二探针与第一探针之间的距离，n23为第二探针与第三探针之间的距离，I为激励电流的数值。图10B示出了激励电极及探针所在的半导体基板表面的俯视图，其中L1、L2、L3分别为第一探针、第二探针、第三探针，这三个探针为一组探针。由于方块型薄膜的电阻仅与方块型薄膜的厚度及电阻率ρ有关，与方块的长和宽均无关，假设距离n21、n23的单位为cm，则可以认为方块的大小为1cm×1cm，也即方块的边长为1个单位、方块为单位面积，则可以理解为第二探针与第一探针之间为n21个方块如图10B所示，为第二探针与第一探针之间为3个方块，第二探针与第三探针之间为n23个方块如图10B所示，为第二探针与第一探针之间为2个方块，从而第二探针L2与第一探针L1之间的电压、第二探针L2与第三探针L3之间的电压可以分别表示为：V21＝I*Rsq*n21，V23＝I*Rsq*n23从而，V21-V21＝I*Rsq*n21-I*Rsq*n23，整理后可得该方块电阻值Rsq便是方块为单位面积时的方块电阻值。可选地，通过高阻抗的电压测试装置测试两个位置之间的电阻值，这样可以提高方块电阻的测试精度，具体请参见实施例一。进一步地，还可以在上述方法的基础上多设置几组探针从而多测出几个方块电阻值，对这些方块电阻值进行处理例如求取平均值再得出最终的方块电阻值。可选地，一组探针的连线例如，图10B中的L1、L2、L3是与激励电极的连线平行。并且，可选地，探针设置于两个激励电极的连线上。实施例九图11A和11B分别示出了根据本发明实施例的又一种半导体方块电阻的测试方法的流程图。该测试方法用于测试半导体基板内的待测掺杂区的方块电阻，可以采用实施例四所述的测试电路来实现。与实施例五至实施例八中任一所述测试方法的区别在于，在步骤S40之前还包括S51和S52：S51：在待测掺杂区域所在的半导体基板表面上设置偏置电极，偏置电极位于待测掺杂区域的外部。S52：当第一导电类型为N型时，将偏置电极接负电压，或者当第一导电类型为P型时，将偏置电极接正电压。通过设置偏置电极，并将偏置电极接正极或负极，能够提高测试的准确性。具体请参见实施例四。虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

权利要求：1.一种半导体方块电阻的测试方法，待测掺杂区域位于半导体基板内，且为第一导电类型；其特征在于，所述方法包括：在所述待测掺杂区域内形成至少一个第一掺杂区域，所述第一掺杂区域为第二导电类型，所述第二导电类型与所述第一导电类型相反；并在所述第一掺杂区域内形成第二掺杂区域，所述第二掺杂区域为第一导电类型；在所述半导体基板表面上设置至少两个激励电极，其中至少一个所述激励电极与所述第二掺杂区域对应；在所述半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极，所述隔离层和所述控制电极从一个所述第一掺杂区域的边缘延伸至内部所述第二掺杂区域的边缘；通过两个激励电极施加激励电流，并测试位于两个激励电极之间的待测掺杂区域之间的电压，获得待掺杂区域的方块电阻值。2.根据权利要求1所述的半导体方块电阻的测试方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。3.根据权利要求1所述的半导体方块电阻的测试方法，其特征在于，所述测试位于所述两个所述激励电极之间的待测掺杂区域的方块电阻的步骤，包括：在所述两个所述激励电极之间设置至少一对探针，所述一对探针包括第一探针和第二探针；并测量所述第一探针与所述第二探针之间的距离；获取激励电流的数值；测试所述第一探针和所述第二探针之间的电压值；根据下列公式计算待测掺杂区域的方块电阻值：其中，V为所述第一探针和所述第二探针之间的电压值，I为所述激励电流的数值，n为所述第一探针与所述第二探针之间的距离。4.根据权利要求1所述的半导体方块电阻的测试方法，其特征在于，所述测试位于所述两个所述激励电极之间的待测掺杂区域的方块电阻的步骤，包括：在所述两个所述激励电极之间设置至少一组探针，所述一组探针包括第一探针、第二探针和第三探针；并测量所述第二探针与所述第一探针之间的距离、所述第二探针与所述第三探针之间的距离；分别测试所述第二探针与所述第一探针之间的电压值、所述第二探针与所述第三探针之间的电压值；获取激励电流的数值；根据下列公式计算待掺杂区域的方块电阻值：其中，Rsq为待测的方块电阻值，V21为所述第二探针与所述第一探针之间的电压值，V23为所述第二探针与所述第三探针之间的电压值，n21为所述第二探针与所述第一探针之间的距离，n23为所述第二探针与所述第三探针之间的距离，I为所述激励电流的数值。5.根据权利要求3或4所述的半导体方块电阻的测试方法，其特征在于，所述探针设置于所述两个激励电极的连线上。6.根据权利要求3所述的半导体方块电阻的测试方法，其特征在于，通过高阻抗的电压测试装置测试两个位置之间的电压。7.根据权利要求1所述的半导体方块电阻的测试方法，其特征在于，所述通过两个激励电极施加激励电流，同时测试位于所述两个所述激励电极之间的待测掺杂区域的方块电阻的步骤之前，还包括：在所述待测掺杂区域所在的半导体基板表面上设置偏置电极，所述偏置电极位于所述待测掺杂区域的外部；当所述第一导电类型为N型时，将所述偏置电极接负电压，或者当所述第一导电类型为P型时，将所述偏置电极接正电压。8.一种半导体方块电阻的测试电路，其特征在于，待测掺杂区域位于半导体基板内，且为第一导电类型；所述待掺杂区域内形成有至少一个第一掺杂区域，所述第一掺杂区域为第二导电类型，所述第二导电类型与所述第一导电类型相反；所述第一掺杂区域内形成有第二掺杂区域，所述第二掺杂区域为第一导电类型；所述测试电路包括：至少两个激励电极，设置于所述半导体基板表面上，且其中至少一个所述激励电极与所述第二掺杂区域对应；直流电源，其正、负极分别与两个激励电极连接，以施加激励电流；至少一个隔离层和与之分别对应的控制电极，所述隔离层和所述控制电极依次设置于所述半导体基板表面上，且所述隔离层和所述控制电极从一个所述第一掺杂区域的边缘延伸至内部所述第二掺杂区域的边缘；至少两个探针，设置于所述两个激励电极之间；电压测量装置，其两个测试端分别与两个探针连接，用于测量待测掺杂区域的方块电阻。9.根据权利要求8所述的半导体方块电阻的测试电路，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。10.根据权利要求8所述的半导体方块电阻的测试电路，其特征在于，所述探针的连线与所述激励电极的连线平行。11.根据权利要求10所述的半导体方块电阻的测试电路，其特征在于，所述探针设置于所述两个激励电极的连线上。12.根据权利要求8所述的半导体方块电阻的测试电路，其特征在于，所述测试电路还包括：处理器，与所述直流电源、所述电压测量装置分别连接，以分别获取测试时的激励电流及探针之间的电压，并计算待测掺杂区域的方块电阻。13.根据权利要求8所述的半导体方块电阻的测试电路，其特征在于，还包括：偏置电极，与所述待测掺杂区域位于所述半导体基板的同一表面，且所述偏置电极位于所述待测掺杂区域的外部；偏置电源，当所述第一导电类型为N型时，所述偏置电源的负极与所述偏置电极连接，或者当所述第一导电类型为P型时，所述偏置电源的正极与所述偏置电极连接。

百度查询： 全球能源互联网研究院有限公司 半导体方块电阻的测试方法及测试电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD