申请/专利权人：瀚宇彩晶股份有限公司

申请日：2017-08-30

公开（公告）日：2020-09-15

公开（公告）号：CN109427817B

主分类号：H01L27/12(20060101)

分类号：H01L27/12(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.09.15#授权;2019.03.29#实质审查的生效;2019.03.05#公开

摘要：本发明公开了一种薄膜晶体管基板，其具有显示区与周边区，薄膜晶体管基板包括第一基板、扫描线、数据线、第一薄膜晶体管、钝化层以及栅极驱动电路。第一基板具有静电防护区以及驱动电路区，静电防护区与驱动电路区位于周边区内，驱动电路区设置在静电防护区与显示区之间。扫描线、数据线与第一薄膜晶体管设置在第一基板上，且位于显示区内。第一薄膜晶体管电连接对应的扫描线与对应的数据线。第一薄膜晶体管的栅极绝缘层是由绝缘层形成，且钝化层设置在第一薄膜晶体管上。栅极驱动电路设置在第一基板的驱动电路区内，且栅极驱动电路与扫描线电连接。其中钝化层与绝缘层中的至少一者未设置在静电防护区中。

主权项：1.一种显示器，其特征在于，包括：一薄膜晶体管基板，具有一显示区与一周边区，所述薄膜晶体管基板包括：一第一基板，具有一静电防护区以及一驱动电路区，所述静电防护区与所述驱动电路区位于所述周边区内，所述驱动电路区设置在所述静电防护区与所述显示区之间；多条扫描线与多条数据线，设置在所述第一基板上，且位于所述显示区内；多个第一薄膜晶体管，设置在所述第一基板上，且位于所述显示区内，每个所述第一薄膜晶体管包括一栅极、一漏极、一源极、一栅极绝缘层与一半导体通道层，所述栅极绝缘层设置在所述栅极与所述半导体通道层间，且所述栅极与所述源极分别电连接对应的所述扫描线与对应的所述数据线，其中所述多个第一薄膜晶体管的所述栅极绝缘层是由一绝缘层形成；至少一钝化层，设置在所述多个第一薄膜晶体管上；一栅极驱动电路，设置在所述第一基板的所述驱动电路区内，且所述栅极驱动电路与所述多条扫描线电连接；以及一接地线，设置在所述静电防护区与所述栅极驱动电路之间；一第二基板，与所述薄膜晶体管基板相对设置；以及一密封层，设置在所述薄膜晶体管基板与所述第二基板之间，所述密封层在垂直所述第一基板的方向上与所述静电防护区的至少一部分重叠，且所述密封层在垂直所述第一基板的方向上与所述接地线重叠；其中所述至少一钝化层与所述绝缘层中的至少一者未设置在所述静电防护区中。

全文数据：薄膜晶体管基板以及显示器技术领域本发明涉及一种薄膜晶体管基板以及显示器，特别是涉及一种可降低静电放电所造成的影响或毁损并且可减少水气的入侵的薄膜晶体管基板以及显示器。背景技术显示器是由两片基板以及设置在两片基板之间的多个膜层与各式电子组件所构成，以达到显示画面的功能。由于显示器具有外型轻薄、耗电量少以及无辐射污染等特性，因此已被广泛地应用在各式携带式或穿戴式电子产品中，例如笔记本计算机notebook、智能型手机smartphone、手表以及车用显示器等，以提供更方便的信息传递与显示。然而，不可避免地，显示器会在其内部储存静电荷而使得发生静电放电，或是透过与外界带有静电的物体例如手指接触而发生静电放电，而由于此现象通常伴随着大量的静电荷流动，因此会使得显示器中对于静电敏感的组件受到影响或毁损，举例而言，静电放电可导致薄膜晶体管thinfilmtransistor,TFT的临界电压thresholdvoltage偏移而影响其开关功能，或可导致线路或连接孔contacthole的炸伤。有鉴于此，改善显示器的静电防护或抑制显示器的静电放电现象实为相关技术者亟欲改进的课题。发明内容本发明所要解决的技术问题是避免静电放电而影响显示器中的电子组件，而本发明藉由提供具有静电防护区的薄膜晶体管基板以及显示器，以降低静电放电所造成的影响或毁损而保护电子组件，并且提升显示器的结构稳定度以及减少水气的入侵。为解决上述技术问题，本发明提供了一种薄膜晶体管基板，其具有显示区与周边区，薄膜晶体管基板包括第一基板、多条扫描线、多条数据线、多个第一薄膜晶体管、至少一钝化层以及至少一栅极驱动电路。第一基板具有至少一静电防护区以及至少一驱动电路区，静电防护区与驱动电路区位于周边区内，驱动电路区设置在静电防护区与显示区之间。扫描线与数据线设置在第一基板上，且位于显示区内。第一薄膜晶体管设置在第一基板上，且位于显示区内，每个第一薄膜晶体管包括栅极、漏极、源极、栅极绝缘层与半导体通道层，栅极绝缘层设置在栅极与半导体通道层间，且栅极与源极分别电连接对应的扫描线与对应的数据线，其中栅极绝缘层是由绝缘层形成。钝化层设置在第一薄膜晶体管上。栅极驱动电路设置在第一基板的驱动电路区内，且栅极驱动电路与多条扫描线电连接。其中钝化层与绝缘层中的至少一者未设置在静电防护区中。为解决上述技术问题，本发明还提供了一种显示器，其包括第二基板、密封层以及如上所述的薄膜晶体管基板。第二基板与薄膜晶体管基板相对设置。密封层设置在薄膜晶体管基板与第二基板之间，且密封层在垂直第一基板的方向上与静电防护区的至少一部分重叠。由于本发明的显示器的静电防护区中的膜层结构以密封层取代在显示区或周边区的电子组件中具有较高介电常数的绝缘材料，因此，有效的将显示器外围的介电常数降低，借此减少静电荷的储存，进而抑制静电放电的发生或减低静电放电所造成的影响或毁损。并且，由于静电防护区设置在第一基板的边缘，并位于驱动电路区邻近第一基板的边缘的一侧，因此静电防护区不只可以降低由显示器边缘进入显示器的静电荷的储存量，还可降低静电荷对邻近于静电防护区的驱动电路区中的栅极驱动电路的影响，进而保护栅极驱动电路，也因此可提升显示器在窄额缘化的情况下的可靠度。附图说明图1与图2所示为本发明第一实施例的显示器的俯视示意图。图3所示为本发明第一实施例的显示器的部分栅极驱动电路与子像素的剖视示意图。图4所示为本发明的栅极驱动电路示意图。图5所示为本发明第一实施例的显示器沿着图2中切线AA’的剖视示意图。图6所示为本发明第二实施例的显示器的部分栅极驱动电路与子像素的剖视示意图。图7所示为本发明第二实施例的显示器的部分周边区的剖视示意图。图8所示为本发明第三实施例的显示器的俯视示意图。图9所示为本发明第四实施例的显示器的俯视示意图。图10所示为本发明第五实施例的显示器的俯视示意图。其中，附图标记说明如下：CE共通电极CL连接线CN1、CN2半导体通道层CR1第一导电环CR2第二导电环D间距D1第一方向D2第二方向DR1、DR2漏极DA显示区DC栅极驱动电路DCA驱动电路区DIC驱动芯片DP1、DP2、DP3、DP4、DP5显示器ESA静电防护区ESD1第一静电防护电路ESD2第二静电防护电路ESD3第三静电防护电路G1、G2栅极GI1、GI2栅极绝缘层GO1～GON扫描讯号GR接地线H、H’连接孔IL绝缘层LC液晶层PA周边区PE像素电极PV1第一钝化层PV2第二钝化层S1、S2源极SB1第一基板SB2第二基板SEL密封层SL扫描线SNL讯号线SNLF1第一导线SNLF2第二导线SR1～SRN移位寄存器SP子像素T1第一薄膜晶体管T2第二薄膜晶体管TCL1第一透明导电层TCL2第二透明导电层W1、W2宽度具体实施方式为使本领域技术人员能更进一步了解本发明，以下特列举本发明的优选实施例，并配合附图详细说明本发明的构成内容及所欲达成的功效。须注意的是，附图均为简化的示意图，因此，仅显示与本发明有关之组件与组合关系，以对本发明的基本架构或实施方法提供更清楚的描述，而实际的组件与布局可能更为复杂。另外，为了方便说明，本发明的各附图中所示之组件并非以实际实施的数目、形状、尺寸做等比例绘制，其详细的比例可依照设计的需求进行调整。请参考图1与图2，图1与图2所示为本发明第一实施例的显示器的俯视示意图，其中图1只绘示出薄膜晶体管基板，也就是第一基板与设置在第一基板表面上的组件，而图2绘示出第二基板，并特别绘示出密封层的分布位置。本发明显示器DP1以液晶显示器为例，但不以此为限，也可为其他类型的平面显示器，例如电泳显示器、有机发光显示装置或微型发光二极管显示器。如图1与图2所示，本发明第一实施例的显示器DP1与薄膜晶体管基板具有显示区DA与周边区PA，显示区DA用以显示画面，且显示区DA中具有多个用以显示画面的子像素SP，周边区PA位于显示区DA的至少一外侧，在本实施例中，周边区PA环绕包围显示区DA，但不以此为限。此外，在本实施例中，周边区PA的宽度可小于或等于1毫米，借此实现窄额缘narrowborder，但不以此为限。本发明第一实施例的显示器DP1包括第一基板SB1、第二基板SB2、多条扫描线SL、多条数据线图未示、多个子像素SP、至少一栅极驱动电路DC以及密封层SEL，其中第二基板SB2与密封层SEL并未绘示在图1中，图2相对于图1额外绘示了第二基板SB2与密封层SEL。第一基板SB1与第二基板SB2相对设置，而第一基板SB1与第二基板SB2可为硬质基板例如玻璃基板、塑料基板、石英基板或蓝宝石基板，也可为例如包含聚亚酰胺材料polyimide，PI或聚对苯二甲酸乙二酯材料polyethyleneterephthalate，PET的可挠式基板，但不以此为限。另外，第二基板SB2至少覆盖显示区DA，因此，在本实施例中，第二基板SB2的尺寸大于显示区DA的尺寸，且第二基板SB2的尺寸可小于第一基板SB1的尺寸如图2所示，但不以此为限。请参考图3并同时参考图1，图3所示为本发明第一实施例的显示器的部分栅极驱动电路与子像素的剖视示意图，其中图3绘示栅极驱动电路DC中的薄膜晶体管的剖面结构右侧以及子像素SP的部分剖面结构左侧。需说明的是，图3省略绘示设置在第一基板SB1与液晶层LC间的下配向层alignmentlayer以及设置在第二基板SB2与液晶层LC间的彩色滤光层colorfilterlayer、遮光层lightshieldinglayer、覆盖层over-coatinglayer与上配向层。如图3左侧所示，一个子像素SP可包括一个第一薄膜晶体管T1、一个像素电极PE以及一个共通电极commonelectrodeCE，以用来控制液晶层LC中的液晶分子，进而显示画面的显示灰阶。详细而言，在本实施例中，显示器DP1可包括多个第一薄膜晶体管T1、一第一透明导电层TCL1、一第一钝化层PV1、一第二透明导电层TCL2以及一液晶层LC。第一薄膜晶体管T1设置在第一基板SB1上并位于显示区DA内，且各第一薄膜晶体管T1包括栅极G1、栅极绝缘层GI1、漏极DR1、源极S1与半导体通道层CN1，在本实施例中，第一薄膜晶体管T1可为底栅型薄膜晶体管bottom-gatethinfilmtransistor，但不以此为限，在其他实施例中，第一薄膜晶体管T1可为顶栅型薄膜晶体管top-gatethinfilmtransistor。此外，第一薄膜晶体管T1举例可为低温多晶硅lowtemperaturepoly-silicon,LTPS薄膜晶体管、铟镓锌氧化物IGZO薄膜晶体管或非晶硅a-Si薄膜晶体管，但不以此为限。显示区DA内的每个第一薄膜晶体管T1的栅极绝缘层GI1是由一绝缘层IL形成，换句话说，绝缘层IL包括显示区DA内的多个第一薄膜晶体管T1的栅极绝缘层GI1。第一透明导电层TCL1设置在绝缘层IL上，在本实施例中，第一透明导电层TCL1举例包括多个像素电极PE，但不以此为限。第一钝化层PV1设置在第一透明导电层TCL1与第一薄膜晶体管T1上，用以使像素电极PE与共通电极CE电性绝缘。第二透明导电层TCL2设置在第一钝化层PV1上，在本实施例中，第二透明导电层TCL2举例包括至少一共通电极CE，但不以此为限。此外，举例而言，第一透明导电层TCL1以及第二透明导电层TCL2的材料可分别为氧化铟锡IndiumTinOxide，ITO或氧化铟锌IndiumZincOxide，IZO，第一钝化层PV1的材料可包括氧化硅、氮化硅或氮氧化硅等材料，但不以此为限。绝缘层IL与第一钝化层PV1可为单层singlelayer结构或是多层multi-layer结构。液晶层LC设置在第二透明导电层TCL2与第二基板SB2之间，用以影响显示器DP1的显示区DA的透光度与显示灰阶。在各个子像素SP中，举例而言，像素电极PE电连接同一子像素SP中的第一薄膜晶体管T1的漏极DR1，而共通电极CE对应像素电极PE设置。在本实施例中，每个子像素SP的共通电极CE彼此电连接以提供一共通电压至每个子像素SP，但不以此为限。除此之外，多条扫描线SL以及多条数据线图未示设置于第一基板SB1上且位于显示区DA内，而扫描线SL与数据线分别与所对应的第一薄膜晶体管T1电连接，举例而言，扫描线SL电连接第一薄膜晶体管T1的栅极G1，数据线电连接第一薄膜晶体管T1的源极S1，以传输用以控制显示画面更新的信号以及用以控制画面灰阶的信号。另外，在其他实施例中，子像素SP也可依据显示器DP1的种类而对应包括不同的电子组件，例如子像素SP可包括有机发光二极管或无机发光二极管等发光组件，而液晶层LC亦可依据显示器DP1的种类对应替换为其他的显示介质层或是将其对应移除。在本发明中，第一基板SB1具有至少一驱动电路区DCA，而驱动电路区DCA位于周边区PA内，在本实施例中，第一基板SB1可具有两个驱动电路区DCA，分别位在显示区DA外的两侧，也就是说，显示区DA可位于两个驱动电路区DCA之间，但不以此为限，驱动电路区DCA的设置位置以及数量可依需求设计。举例而言，在变化实施例中，第一基板SB1可仅具有一个驱动电路区DCA，其位在显示区DA外的一侧。栅极驱动电路DC设置在驱动电路区DCA内且电连接扫描线SL，以输出扫描讯号至对应的扫描线SL。请参考图4，图4所示为本发明的栅极驱动电路示意图。在本实施例中，栅极驱动电路DC包含多个移位寄存器SR1～SRN与多条讯号线SNL，讯号线SNL提供讯号至对应的移位寄存器，且驱动电路DC内的多级移位寄存器SR1～SRN分别产生并输出扫描讯号GO1～GON至显示区DA内对应的扫描线SL。举例而言，多条讯号线SNL可包括启动讯号startsignal线、时钟讯号clocksignal线与终止讯号endsignal线，但讯号线SNL的数目与种类不以此为限。以图4中位于显示区DA左侧的栅极驱动电路DC为例，启动讯号线例如由左至右的第一条讯号线SNL与终止讯号线例如由左至右的第二条讯号线SNL分别电连接第一级与第N-1级移位寄存器SR1、SRN-1，且分别提供启动讯号与终止讯号至第一级与第N-1级移位寄存器SR1、SRN-1，时钟讯号线例如由左至右的第三条与第四条讯号线SNL分别提供时钟讯号至对应的移位寄存器，右侧的栅极驱动电路DC中的启动讯号线、终止讯号线、移位寄存器等连接方式与左侧的栅极驱动电路DC相似，不再重复赘述。需说明的是，图4的栅极驱动电路仅为例示，但本发明的栅极驱动电路不以此为限。如图1、图4所示，在本实施例中，显示器DP1还可包括驱动芯片DIC、多条第一导线SNLF1与多条第二导线SNLF2，第一导线SNLF1与第二导线SNLF2设置在驱动电路区DCA外且电连接对应的讯号线SNL，讯号线SNL藉由第一导线SNLF1电连接于驱动芯片DIC，使得驱动芯片DIC所提供的讯号例如启动讯号及或时钟讯号可传输至栅极驱动电路DC，借此使栅极驱动电路DC运作而输出扫描讯号至显示区DA中对应的扫描线SL。但本发明不以此为限，在变化实施例中，讯号线SNL藉由第一导线SNLF1电连接于一控制芯片图未示，使得控制芯片所提供的讯号可传输至栅极驱动电路DC以使栅极驱动电路DC运作。另外，请参考图3，如图3的右侧所示，栅极驱动电路DC可包括多个第二薄膜晶体管T2，设置在第一基板SB1上，且各第二薄膜晶体管T2包括栅极G2、栅极绝缘层GI2、漏极DR2、源极S2与半导体通道层CN2。本实施例的栅极驱动电路DC为栅极驱动电路基板GateDriveronArray，GOA结构，换句话说，栅极驱动电路DC内的移位寄存器包括多个第二薄膜晶体管T2，且第二薄膜晶体管T2可与显示区DA内的第一薄膜晶体管T1使用相同工艺来同时制作，也就是第二薄膜晶体管T2的栅极G2、栅极绝缘层GI2、漏极DR2、源极S2与半导体通道层CN2分别与第一薄膜晶体管T1的栅极G1、栅极绝缘层GI1、漏极DR1、源极S1与半导体通道层CN1是用相同膜层形成，但不以此为限。如图3的右侧所示，在驱动电路区DCA中，第一钝化层PV1会设置第二薄膜晶体管T2上。综上所述，绝缘层IL与第一钝化层PV1均设置在显示区DA与驱动电路区DCA中。此外，在本实施例的栅极驱动电路DC中，因为一些第二薄膜晶体管T2的漏极或源极需与其它第二薄膜晶体管T2的栅极电连接以形成移位寄存器电路，而漏极源极与栅极是形成于不同导体层，因此第二透明导电层TCL2除了包括位在显示区DA中的共通电极CE外，如图3的右侧所示，第二透明导电层TCL2可还包括位在驱动电路区DCA中的连接线CL，连接线CL的一端通过贯穿过第一钝化层PV1的连接孔H电连接一个第二薄膜晶体管T2的漏极DR2，另一端则电连接则通过贯穿过绝缘层IL与第一钝化层PV1的另一连接孔电连接另一第二薄膜晶体管T2的栅极图未示，也就是连接线CL桥接不同导体层形成的漏极与栅极，但不以此为限。在变化实施例中，不同导体层是通过贯穿过绝缘层IL的连接孔直接电连接，而不具有形成于第二透明导电层TCL2中的连接线CL。请参考图5并同时参考图1到图3，图5所示为本发明第一实施例的显示器沿着图2中切线AA’的剖视示意图，其中图5的左侧绘示静电防护区ESA的剖视结构。在本发明中，第一基板SB1具有至少一静电防护区ESA，静电防护区ESA位于周边区PA内，并沿着第一基板SB1的边缘设置。在本实施例中，静电防护区ESA的一侧与第一基板SB1的边缘切齐，但不以此为限，在变化实施例中，静电防护区ESA中靠近第一基板SB1的边缘的一侧与第一基板SB1的边缘具有一距离。而驱动电路区DCA位于静电防护区ESA与显示区DA之间，在本实施例中，第一基板SB1具有两个静电防护区ESA，分别设置在第一基板SB1的两相对侧边的边缘上，并沿着的第一方向D1延伸，也就是各个静电防护区DCA分别沿着第一基板SB1的其中一个侧边的边缘设置，使得两个静电防护区ESA之间具有显示区DA以及两个驱动电路区DCA，亦即静电防护区ESA、驱动电路区DCA与显示区DA沿着第二方向D2排列，但静电防护区ESA的数量与设置位置都不以此为限，可依现实需求而设计，例如第一基板SB1可具有多于两个的静电防护区ESA，且各个静电防护区ESA分别沿着第一基板SB1的其中一个侧边的边缘设置，或是第一基板SB1仅具有一个沿着第一基板SB1的其中一个侧边的边缘设置的静电防护区ESA。如图3与图5所示，在静电防护区ESA中，第一基板SB1上不会具有设置在显示区DA或驱动电路区DCA中的绝缘材料，例如上述的绝缘层IL与第一钝化层PV1，因此在图3与图5中，绝缘层IL与第一钝化层PV1并不会覆盖第一基板SB1的静电防护区ESA，也就是绝缘层IL与第一钝化层PV1不会设置在第一基板SB1的静电防护区ESA。在显示器DP1的制作中，举例而言，请参考图3，可在形成栅极G1、G2后，全面性的在第一基板SB1上覆盖绝缘层IL以形成栅极绝缘层GI1、GI2，接下来在形成半导体通道层CN1、CN2、第一透明导电层TCL1、漏极DR1、DR2与源极S1、S2后，全面性的在第一基板SB1上覆盖第一钝化层PV1，再透过蚀刻工艺将位于静电防护区ESA上的绝缘层IL与第一钝化层PV1移除，接下来再形成第二透明导电层TCL2，但制作方式不以此为限。举例来说，在变化实施例中，形成栅极绝缘层GI1、GI2的步骤可为先全面性的在第一基板SB1上覆盖绝缘层IL后，再图案化绝缘层IL以形成栅极绝缘层GI1、GI2并且移除静电防护区ESA上的绝缘层IL。如图2与5所示，显示器DP1的密封层SEL设置在第一基板SB1与第二基板SB2之间，用以将第一基板SB1以及第二基板SB2相互黏着固定并密封显示器DP1中的组件，使得可阻挡水气的侵入而延长显示器DP1的寿命，在图2中，密封层SEL沿着第一基板SB1与第二基板SB2的边缘设置，并且密封层SEL会覆盖位于第一基板SB1边缘的静电防护区ESA，须说明的是，图2中各侧的密封层SEL的宽度大小仅为示意，在实际设计中，各侧密封层SEL的宽度可完全相同、不完全相同或完全相异。在本实施例中，密封层SEL的至少一侧与第一基板SB1的边缘切齐，但不以此为限，在变化实施例中，密封层SEL中靠近第一基板SB1的边缘的侧边与第一基板SB1的边缘具有一距离，并且密封层SEL会覆盖静电防护区ESA的一部分。综上所述，密封层SEL在垂直第一基板SB1的方向上会覆盖静电防护区ESA的至少一部分。在本实施例中，密封层SEL可部分覆盖驱动电路区DCA，例如覆盖各个驱动电路区DCA的一半，而密封层SEL的宽度W2可为约500微米至约600微米，但都不以此为限，密封层SEL所覆盖的区域范围以及宽度可依据需求而设计。由于位在薄膜晶体管基板的显示区DA与驱动电路区DCA中的绝缘层IL与第一钝化层PV1不会设置在静电防护区ESA中，因此，在薄膜晶体管基板与包含第二基板SB2的彩色滤光基板藉由密封层SEL组立前，薄膜晶体管基板的第一基板SB1在静电防护区ESA是显露的，也就是在组立前，第一基板SB1的静电防护区ESA未设置有膜层，因此在组立后密封层SEL会在静电防护区ESA与第一基板SB1直接接触，并可在静电防护区ESA以外的区域覆盖绝缘层IL与第一钝化层PV1。需说明的是，在图5的实施例中，薄膜晶体管基板的下配向层未延伸至密封层SEL下方，因此密封层SEL会在静电防护区ESA与第一基板SB1直接接触，但不以此为限。随着显示器的额缘愈来愈窄，下配向层可延伸至至少部分密封层SEL下方，也就是在垂直第一基板SB1的方向上，下配向层的一部分与密封层SEL的至少一部分重叠。因此在变化实施例中，在垂直第一基板SB1的方向上，静电防护区ESA中与密封层SEL重叠的全部区域可与下配向层重叠，使得密封层SEL在静电防护区ESA中不会与第一基板SB1直接接触，而是与下配向层接触。如图5所示，在将静电防护区ESA中的绝缘层IL与第一钝化层PV1移除后，密封层SEL填入移除绝缘层IL与第一钝化层PV1后的静电防护区ESA中，也就是静电防护区ESA内的绝缘层IL与第一钝化层PV1被移除而以密封层SEL取代。除此之外，密封层SEL所选用的材料的介电常数可小于绝缘层IL的介电常数与第一钝化层PV1的介电常数，亦即，密封层SEL所选用的材料的介电常数可小于电子组件中的绝缘材料的介电常数。一般而言，高介电常数或高阻抗的物质较容易储存静电荷或是储存较多的静电荷，因此当发生静电放电时，具有越高的介电常数或越高的阻抗的物质会提供越大量的静电荷，导致产生较严重的静电放电，使得对于显示区DA内的子像素SP中的组件、栅极驱动电路DC中的组件或是其他对于静电敏感的组件受到影响或毁损，例如影响第一薄膜晶体管T1或第二薄膜晶体管T2的临界电压而影响其开关功能，或是使显示器DP1中的线路或连接孔contacthole炸伤，进而影响显示画面或造成显示器DP1故障，并且，为了实现显示器DP1的窄额缘化而将周边区PA的宽度缩减，会使得显示器DP1中的子像素SP与栅极驱动电路DC较接近显示器DP1的边缘，因此，当静电荷由显示器DP1的边缘进入显示器DP1时，会更容易对子像素SP与栅极驱动电路DC产生影响或破坏。此外，在显示器DP1的两侧，栅极驱动电路DC比子像素SP更接近显示器DP1的边缘，因此当静电产生时，栅极驱动电路DC更易于受到破坏。在本发明实施例中，由于静电防护区ESA中的膜层结构以介电常数较低的密封层SEL取代具有较高介电常数的绝缘材料如上述的绝缘层IL与第一钝化层PV1，因此，有效的将显示器DP1外围的介电常数降低，借此减少静电荷的储存，进而抑制静电放电的发生或减低静电放电所造成的影响或毁损。此外，由于静电防护区ESA设置在的第一基板SB1的边缘，并位于驱动电路区DCA邻近第一基板SB1的边缘的一侧，因此静电防护区ESA不只可以降低由显示器DP1边缘进入显示器DP1的静电荷的储存量，还可降低静电荷对邻近于静电防护区ESA的驱动电路区DCA中的栅极驱动电路DC的影响，进而保护栅极驱动电路DC。另外，为了使静电防护区ESA对于驱动电路区DCA中的栅极驱动电路DC有更好的保护效果，本实施例的静电防护区ESA的宽度W1第二方向D2上的宽度W1可为约50微米至约150微米，优选为约100微米，而本实施例的静电防护区ESA的长度沿着第一方向D1的长度可大于驱动电路区DCA的长度沿着第一方向D1的长度，并且，本实施例的静电防护区ESA的长度与驱动电路区DCA的长度的差可为约200微米至约600微米，优选为约400微米，亦即静电防护区ESA沿着一方向例如第一方向D1的长度与驱动电路区DCA沿着此方向的长度的差可为约200微米至约600微米，优选为约400微米，此外，静电防护区ESA在第一方向D1上的两侧与驱动电路区DCA在第一方向D1上的两侧可分别相距约100微米至约300微米间距D，沿着第一方向D1的距离差，优选为约200微米，而在本实施例中，图1中静电防护区ESA的形状为矩形，但不以此为限。此外，如图4所示，通常讯号线SNL是设置在栅极驱动电路DC中靠近对应的静电防护区ESA的一侧，且沿着第一方向D1延伸经过驱动电路区DCA，且讯号线SNL的材料通常为金属。因此，为了避免栅极驱动电路DC离显示器DP1的边缘太近而导致静电荷易耦合至栅极驱动电路DC而导致栅极驱动电路DC破坏，栅极驱动电路DC与静电防护区ESA的间距可为大于或等于100微米，且较佳为大于或等于150微米。在本实施例中，考虑窄额缘的需求与栅极驱动电路DC在第二方向D2的宽度，栅极驱动电路DC与静电防护区ESA的间距较佳为大于或等于100微米且小于或等于200微米。另一方面，为了实现显示器DP1的窄额缘化而将周边区PA的宽度缩减，因此，传统显示器DP1会因为密封层SEL的设置空间不足而影响其接着度与密封度，造成水气入侵的可能性提高，并且，窄额缘化亦使得显示器DP1中的组件会越接近显示器DP1的边缘，所以一旦水气入侵，显示器DP1中的组件会更容易受到侵蚀，举例而言，在栅极驱动电路DC中的组件中，用以连接透明导电层或金属层的导电连接结构容易受到侵蚀。在本发明实施例中，由于静电防护区ESA中的上述绝缘材料被移除而由密封层SEL所取代，因此，提升了密封层SEL的可设置空间以及接着面积，借此提高了薄膜晶体管基板与彩色滤光基板之间的接着度与密封度，进而提升结构的稳定度以及减少水气的入侵，达到降低显示器DP1中的组件的被侵蚀可能性或延长显示器DP1的寿命的效果。除此之外，为了进一步地加强显示器DP1对于静电放电的防护效果，显示器DP1还可选择性地包括第一导电环CR1以及一或多个第一静电防护电路ESD1，其中第一导电环CR1环绕显示区DA，而第一静电防护电路ESD1电连接栅极驱动电路DC与第一导电环CR1，使得栅极驱动电路DC所接收到的静电荷可藉由第一静电防护电路ESD1释放到第一导电环CR1，避免静电荷破坏栅极驱动电路DC，以达到更进一步的静电防护的效果。在本实施例中，第一导电环CR1与第一静电防护电路ESD1可位于周边区PA中，第一导电环CR1可位于显示区DA与驱动电路区DCA之间，且第一静电防护电路ESD1可设置在驱动电路区DCA的一侧，并包括至少一个用以防护静电的第一静电防护组件，但不以此为限。须说明的是，如图1与图4所示，第一静电防护电路ESD1电连接第一导线SNLF1，且第一导线SNLF1电连接栅极驱动电路DC中对应的讯号线SNL，因此栅极驱动电路DC中的讯号线SNL可电连接第一静电防护电路ESD1，在本实施例中，第一静电防护电路ESD1可通过第一导线SNLF1电连接栅极驱动电路DC的一侧，但不以此为限，在变化实施例中，两个电连接第一导电环CR1的第一静电防护电路ESD1可分别设置在驱动电路区DCA的相对两侧，并分别通过第一导线SNLF1与第二导线SNLF2电连接栅极驱动电路DC的相对两侧。再更进一步地，显示器DP1还可选择性地包括设置在周边区PA中的第二导电环CR2以及第二静电防护电路ESD2，第二导电环CR2环绕第一导电环CR1，且驱动电路区DCA位于第一导电环CR1与第二导电环CR2之间，第二静电防护电路ESD2电连接栅极驱动电路DC与第二导电环CR2，使得栅极驱动电路DC所接收到的静电荷可藉由第一静电防护电路ESD1与第二静电防护电路ESD2分别释放到第一导电环CR1与第二导电环CR2，以达到对栅极驱动电路DC再更进一步的静电防护的效果。在本实施例中，第一静电防护电路ESD1可设置在驱动电路区DCA的一侧且通过第一导线SNLF1电连接栅极驱动电路DC，并包括至少一个用以防护静电的第一静电防护组件，而第二静电防护电路ESD2可设置在驱动电路区DCA的相对另一侧且通过第二导线SNLF2电连接栅极驱动电路DC，并包括至少一个用以防护静电的第二静电防护组件，但不以此为限。须说明的是，栅极驱动电路DC中的讯号线SNL电连接第一静电防护电路ESD1与第二静电防护电路ESD2，亦即第一静电防护电路ESD1与第二静电防护电路ESD2可分别通过第一导线SNLF1与第二导线SNLF2电连接栅极驱动电路DC的两相对侧，使得栅极驱动电路DC的两侧都有静电防护的效果，以将静电荷迅速释放至第一导电环CR1与第二导电环CR2，以避免静电荷破坏栅极驱动电路DC。本实施例的第一导电环CR1与第二导电环CR2可电连接共通电压commonvoltage，但不以此为限，以将所接收到的静电荷释放。在变化实施例中，第一导电环CR1与第二导电环CR2可电连接其它固定电压。此外，本实施例的第一导电环CR1与第二导电环CR2可利用显示器DP1中本来就存在的导电层所制作，例如包含有栅极的导电层、包含有源极与漏极的导电层、第一透明导电层TCL1或是第二透明导电层TCL2，但不以此为限。此外，第一导电环CR1与第二导电环CR2可为封闭或非封闭的的环状。第一静电防护组件与第二静电防护组件举例可包括双向二极管，但不以此为限。举例而言，讯号线SNL包括多条时钟讯号线、一启动讯号线与一终止讯号线，第一静电防护电路ESD1包括多个第一静电防护组件，毎个第一静电防护组件的一端电连接第一导电环CR1，另一端电连接对应的一条讯号线SNL，也就是每条讯号线SNL电连接一对应的第一静电防护组件，以将静电荷释放至第一导电环CR1。以第一静电防护组件为双向二极管且双向二极管是由两薄膜晶体管组成为例，毎个第一静电防护组件可包括两个薄膜晶体管例如薄膜晶体管A与薄膜晶体管B，其中薄膜晶体管A的控制端与第一端电连接第一导电环CR1，第二端电连接一条讯号线SNL，薄膜晶体管B的控制端与第一端电连接上述讯号线SNL，第二端电连接第一导电环CR1，其中薄膜晶体管A的第二端电连接薄膜晶体管B的控制端与第一端，且薄膜晶体管B的第二端电连接薄膜晶体管A的控制端与第一端，以形成双向二极管。此外，在变化实施例中，以第一静电防护组件是由三个薄膜晶体管组成的静电防护组件为例，毎个第一静电防护组件可包括三个薄膜晶体管例如薄膜晶体管C、薄膜晶体管D与薄膜晶体管E，其中薄膜晶体管C的控制端与第一端电连接第一导电环CR1，薄膜晶体管D的控制端与第一端电连接一条讯号线SNL，薄膜晶体管E的第一端与第二端分别电连接第一导电环CR1与上述讯号线SNL，而薄膜晶体管C的第二端、薄膜晶体管D的第二端与薄膜晶体管E的控制端彼此电连接，以组成第一静电防护组件。需说明的是，以上的例示虽以第一静电防护电路ESD1中的第一静电防护组件为例，第二静电防护电路ESD2中的第二静电防护组件类似而不再赘述。此外，在上述的实施例中，控制端为栅极，第一端与第二端的其中一者为漏极，另一者为源极。另外，本实施例的显示器DP1还可进一步地包括第三静电防护电路ESD3，电连接于显示区DA中的扫描线SL以及第一导电环CR1之间，及或电连接于显示区DA中的数据线以及第一导电环CR1之间，用以对显示区DA中的子像素SP进行静电防护。在本实施例中，第三静电防护电路ESD3分别设置在周边区PA中并邻近于显示区DA的角落，但不以此为限。第三静电防护电路ESD3的结构以及运作方式可参酌上述第一静电防护电路ESD1与第二静电防护电路ESD2的内容，在此不再赘述。本发明的显示器并不以上述实施例为限。下文将继续揭示本发明的其它实施例或变化形，然为了简化说明并突显各实施例或变化形之间的差异，下文中使用相同标号标注相同组件，并不再对重复部分作赘述。请参考图6与图7，图6所示为本发明第二实施例的显示器的部分栅极驱动电路与子像素的剖视示意图，图7所示为本发明第二实施例的显示器的部分周边区的剖视示意图。如图6所示，相较于第一实施例，本实施例的显示器DP2的膜层设置不同于第一实施例，在本实施例中，显示器DP2还包括第二钝化层PV2，设置在第一透明导电层TCL1与绝缘层IL之间，并设置在第一薄膜晶体管T1和第二薄膜晶体管T2上，而本实施例的第一透明导电层TCL1包括至少一共通电极CE，第二透明导电层TCL2包括多个像素电极PE，换句话说，本实施例的共通电极CE与像素电极PE所在的膜层与第一实施例相反。此外，本实施例的绝缘层IL、第一钝化层PV1与第二钝化层PV2可为单层singlelayer结构或是多层multi-layer结构。在此设计下，像素电极PE需通过贯穿过第一钝化层PV1与第二钝化层PV2的连接孔H’以电连接第一薄膜晶体管T1的漏极DR1。在图6的实施例中，驱动电路区DCA中电连接不同导体层的连接线CL可设置在第一透明导电层TCL1中，但不以此为限，在变化实施例中，连接线CL可设置在第二透明导电层TCL2中，或是不同导体层是通过贯穿过绝缘层IL的连接孔直接电连接，而不具有形成于第一透明导电层TCL1或第二透明导电层TCL2中的连接线CL。如图7所示，相似地，为了降低静电防护区ESA上所设置的膜层的介电常数以及提升密封层SEL的密封与黏着效果，静电防护区ESA内不会有显示区DA与驱动电路区DCA中具有较高介电常数的绝缘材料，例如上述的绝缘层IL、第一钝化层PV1与第二钝化层PV2，而是以密封层SEL取代，因此，绝缘层IL、第一钝化层PV1与第二钝化层PV2覆盖显示区DA与驱动电路区DCA，但不会覆盖静电防护区ESA，并且密封层SEL的介电常数可小于第二钝化层PV2的介电常数。需说明的是，在图3、图5、图6与图7的实施例中，薄膜晶体管基板的钝化层与形成栅极绝缘层的绝缘层不会设置在静电防护区ESA中，例如图3的显示区DA与驱动电路区DCA中的绝缘层IL与第一钝化层PV1未设置在图5的静电防护区ESA中，以及图6的显示区DA与驱动电路区DCA中的绝缘层IL、第一钝化层PV1与第二钝化层PV2未设置在图7的静电防护区ESA中，但本发明不以此为限。如上所述，高介电常数的物质较容易储存静电荷或是储存较多的静电荷，因此在变化实施例中，也可以是薄膜晶体管基板的钝化层与形成栅极绝缘层的绝缘层中的一部分例如介电常数较密封层SEL高的绝缘材料被移除而未设置在静电防护区ESA中，而其余绝缘材料则设置在静电防护区ESA中。举例来说，密封层SEL的介电常数通常为3至4间例如约为3.6，而绝缘层及或钝化层通常包括氮化硅SiNx，氮化硅SiNx的介电常数通常为6至8间例如约为7，因此可将薄膜晶体管基板的钝化层与形成栅极绝缘层的绝缘层中具有介电常数较密封层SEL高的绝缘材料例如氮化硅的至少一部分在静电防护区ESA中移除，并以密封层SEL填入以取代被移除的绝缘材料，以将显示器外围的介电常数降低，借此减少静电荷的储存。综上所述，在本发明中，一用于形成栅极绝缘层的绝缘层与至少一钝化层设置在薄膜晶体管基板的显示区DA与驱动电路区DCA中，上述至少一钝化层与上述绝缘层中的至少一者未设置在静电防护区ESA中，且未设置在静电防护区ESA中的上述至少一钝化层与上述绝缘层中的至少一者包括介电常数较密封层SEL的介电常数高的绝缘材料，以减少静电荷的储存，且较佳是上述绝缘层与上述至少一钝化层皆未设置在静电防护区ESA中，以进一步减少静电荷的储存，并且提升密封层SEL的接着面积，进而减低静电放电所造成的影响或毁损，并且借此提高了薄膜晶体管基板与彩色滤光基板之间的接着度与密封度。请参考图8，图8所示为本发明第三实施例的显示器的俯视示意图，其中，为了使附图更简单清楚，图8省略了第二基板与密封层，上述二者的设置位置可参考图2。如图8所示，相较于第一实施例，本实施例的显示器DP3的第一基板SB1具有三个静电防护区ESA，分别设置在第一基板SB1的其中一个侧边的边缘上，使得静电防护区ESA可以在三个侧边的边缘上进行静电防护，以达到更好与更全面的静电防护效果，其中两个静电防护区ESA与第一实施例相同，在此不再赘述，另一个静电防护区ESA沿着第二方向D2延伸。请参考图9，图9所示为本发明第四实施例的显示器的俯视示意图，其中，为了使附图更简单清楚，图9省略了密封层，其设置位置可参考图2。如图9所示，相较于第一实施例，本实施例的显示器DP4的第一基板SB1只具有一个静电防护区ESA，但此静电防护区ESA同时设置在第一基板SB1的多个侧边的边缘上，以达到更好与更全面的静电防护效果，在本实施例中，静电防护区ESA设置在第一基板SB1的三个侧边的边缘上，形成冂字形，但不以此为限，在其他实施例中，第一基板SB1可具有多个静电防护区ESA，而静电防护区ESA可依据需求分别设置在一个侧边或是多个侧边。值得一提的是，本实施例的静电防护区ESA的边缘可与第二基板SB2的三个边缘完全重叠，使得第一基板SB1中与第二基板SB2重叠的边缘可完整的达到静电防护的效果。请参考图10，图10所示为本发明第五实施例的显示器的俯视示意图，其中，为了使附图更简单清楚，图10省略了密封层，其设置位置可参考图2。如图10所示，相较于第一实施例，本实施例的显示器DP5还包括用以接地的接地线GR，设置在静电防护区ESA与栅极驱动电路DC之间，以提供显示器DP5对于静电荷的屏蔽能力，进而达到更好的静电防护的效果。本实施例的接地线GR举例可邻近设置在第一基板SB1的三个侧边，并举例以第二透明导电层TCL2所形成，也就是以位在液晶层LC与第一基板SB1之间最靠近液晶层LC的透明导电层形成，但都不以此为限，在其他实施例中，接地线GR所设置的位置可依需求设计，且接地线GR亦可为其他导电膜层所形成。举例来说，在变化实施例中，接地线GR可以是由位在液晶层LC与第一基板SB1之间最靠近液晶层LC的金属层形成，但不以此为限。在本实施例中，因为接地线GR是设置在静电防护区ESA与栅极驱动电路DC之间，因此从垂直第一基板SB1的方向上来看，接地线GR是最靠近第一基板SB1左右两侧边缘的导体。此外，在本实施中的密封层SEL在垂直第一基板SB1的方向上与接地线GR重叠，因此当外界环境的静电荷进入显示器时，因为接地线GR是最靠近第一基板SB1左右两侧边缘的导线且与密封层SEL在垂直第一基板SB1的方向上重叠，因此静电荷会经由接地线GR释放，而不会对显示器中的组件例如栅极驱动电路DC及或子像素SP造成损坏。而因为接地线GR与密封层SEL在垂直第一基板SB1的方向上重叠，因此当接地线GR与密封层SEL间在垂直第一基板SB1的方向上的距离愈小时，静电荷会更容易经由接地线GR释放，因此接地线GR较佳是由位在液晶层LC与第一基板SB1之间最靠近液晶层LC的导体层形成。在本实施例中，因为显示器为横向电场transverseelectricalfield显示器，也就是两层透明导电层设置在第一基板SB1与液晶层LC间，且分别形成像素电极PE与共通电极CE以驱动液晶层LC中的液晶分子，因此位在液晶层LC与第一基板SB1之间最靠近液晶层LC的导体层为第二透明导电层TCL2，也就是接地线GR较佳是以第二透明导电层TCL2所形成。此外，虽然图10未绘示接地线GR的接地方式，在一实施例中，接地线GR的至少一端可电连接驱动芯片DIC的至少一接地焊垫以接地。在另一实施例中，接地线GR的至少一端可电连接第一基板SB1上的接垫，而控制电路板或控制芯片通过电连接上述接垫的可挠式电路板提供接地电位至接地线。在又一实施例中，显示器DP5的第二基板SB2设置有接地屏蔽层，而接地线GR的至少一端可通过导电体例如导电胶电连接接地屏蔽层以接地，但接地线GR接地的方式不以上述实施例为限。综上所述，由于本发明的显示器的静电防护区中的膜层结构以密封层取代在显示区或周边区的电子组件中具有较高介电常数的绝缘材料，因此，有效的将显示器外围的介电常数降低，借此减少静电荷的储存，进而抑制静电放电的发生或减低静电放电所造成的影响或毁损。并且，由于静电防护区设置在第一基板的边缘，并位于驱动电路区邻近第一基板的边缘的一侧，因此静电防护区不只可以降低由显示器边缘进入显示器的静电荷的储存量，还可降低静电荷对邻近于静电防护区的驱动电路区中的栅极驱动电路的影响，进而保护栅极驱动电路，也因此可提升显示器在窄额缘化的情况下的可靠度。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

权利要求：1.一种薄膜晶体管基板，具有一显示区与一周边区，其特征在于，包括：一第一基板，具有至少一静电防护区以及至少一驱动电路区，所述静电防护区与所述驱动电路区位于所述周边区内，所述驱动电路区设置在所述静电防护区与所述显示区之间；多条扫描线与多条数据线，设置在所述第一基板上，且位于所述显示区内；多个第一薄膜晶体管，设置在所述第一基板上，且位于所述显示区内，每个所述第一薄膜晶体管包括一栅极、一漏极、一源极、一栅极绝缘层与一半导体通道层，所述栅极绝缘层设置在所述栅极与所述半导体通道层间，且所述栅极与所述源极分别电连接对应的所述扫描线与对应的所述数据线，其中所述多个第一薄膜晶体管的所述栅极绝缘层是由一绝缘层形成；至少一钝化层，设置在所述多个第一薄膜晶体管上；以及至少一栅极驱动电路，设置在所述第一基板的所述驱动电路区内，且所述至少一栅极驱动电路与所述多条扫描线电连接；其中所述至少一钝化层与所述绝缘层中的至少一者未设置在所述静电防护区中。2.如权利要求1所述的薄膜晶体管基板，其特征在于，所述至少一钝化层与所述绝缘层未设置在所述静电防护区中。3.如权利要求2所述的薄膜晶体管基板，其特征在于，所述第一基板在所述静电防护区中为显露。4.如权利要求1所述的薄膜晶体管基板，其特征在于，所述静电防护区的一侧与所述第一基板的一侧切齐。5.如权利要求1所述的薄膜晶体管基板，其特征在于，所述栅极驱动电路包括：多个第二薄膜晶体管，设置在所述第一基板上且位于所述驱动电路区内；其中所述至少一第一钝化层设置在所述第二薄膜晶体管上。6.如权利要求1所述的薄膜晶体管基板，其特征在于，所述至少一钝化层包括一第一钝化层，所述薄膜晶体管基板还包括：一第一透明导电层，设置在所述绝缘层与所述第一钝化层间；以及一第二透明导电层，设置在所述第一钝化层上。7.如权利要求6所述的薄膜晶体管基板，其特征在于，所述第一透明导电层包括多个像素电极，各个所述像素电极电连接对应的所述第一薄膜晶体管的所述漏极，且所述第二透明导电层包括至少一共通电极。8.如权利要求6所述的薄膜晶体管基板，其特征在于，所述至少一钝化层还包括一第二钝化层，设置在所述第一透明导电层与所述绝缘层之间。9.如权利要求8所述的薄膜晶体管基板，其特征在于，所述第一透明导电层包括至少一共通电极，且所述第二透明导电层包括多个像素电极，各个所述像素电极电连接对应的所述第一薄膜晶体管的所述漏极。10.如权利要求1所述的薄膜晶体管基板，其特征在于，所述薄膜晶体管基板包括多个所述静电防护区，且各个所述静电防护区分别沿着所述第一基板的其中一个侧边的边缘设置。11.如权利要求1所述的薄膜晶体管基板，其特征在于，所述静电防护区沿着一方向的长度大于所述驱动电路区沿着所述方向的长度。12.如权利要求1所述的薄膜晶体管基板，其特征在于，还包括一第一导电环以及一第一静电防护电路，设置在所述周边区中，所述第一导电环环绕所述显示区，所述第一静电防护电路电连接所述栅极驱动电路与所述第一导电环。13.如权利要求12所述的薄膜晶体管基板，其特征在于，还包括一第二导电环以及一第二静电防护电路，设置在所述周边区中，所述第二导电环环绕所述第一导电环，且所述驱动电路区位于所述第一导电环与所述第二导电环之间，所述第二静电防护电路电连接所述栅极驱动电路与所述第二导电环。14.如权利要求12所述的薄膜晶体管基板，其特征在于，所述第一导电环的电位为共通电压。15.如权利要求1所述的薄膜晶体管基板，其特征在于，还包括：一接地线，设置在所述静电防护区与所述栅极驱动电路之间。16.如权利要求1所述的薄膜晶体管基板，其特征在于，所述静电防护区与所述驱动电路区相距100微米至200微米。17.如权利要求1所述的薄膜晶体管基板，其特征在于，所述静电防护区的宽度为50微米至150微米，所述静电防护区沿着一方向的长度与所述驱动电路区沿着所述方向的长度的差为200微米至600微米。18.一种显示器，其特征在于，包括：一如权利要求项1所述的薄膜晶体管基板；一第二基板，与所述薄膜晶体管基板相对设置；以及一密封层，设置在所述薄膜晶体管基板与所述第二基板之间，且所述密封层在垂直所述第一基板的方向上与所述静电防护区的至少一部分重叠。19.如权利要求18所述的显示器，其特征在于，所述密封层在所述静电防护区与所述第一基板接触。20.如权利要求18所述的显示器，其特征在于，未设置在所述静电防护区中的所述至少一钝化层与所述绝缘层中的至少一者包括介电常数较所述密封层的介电常数高的绝缘材料。

百度查询： 瀚宇彩晶股份有限公司 薄膜晶体管基板以及显示器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD