申请/专利权人：天地融科技股份有限公司

申请日：2016-11-07

公开（公告）日：2020-09-15

公开（公告）号：CN107359947B

主分类号：H04B17/364(20150101)

分类号：H04B17/364(20150101)

优先权：

专利状态码：有效-授权

法律状态：2020.09.15#授权;2017.12.12#实质审查的生效;2017.11.17#公开

摘要：本发明提供电路延时自检测装置和系统，其中，电路延时自检测装置包括：第一通信接口，用于接收第一模拟信号；接收电路模块，用于对第一模拟信号进行第一处理生成第一数字信号；主控芯片，用于对第一数字信号进行第二处理生成第二模拟信号；第一开关模块，用于在主控芯片接收完成第一数字信号时，断开第一不动端与第一连接端，并导通第一不动端与第二连接端；主控芯片，还用于在第一不动端与第二连接端导通时，向接收电路模块发送第二模拟信号；接收电路模块，还用于对第二模拟信号进行第一处理生成第二数字信号；主控芯片，还用于确定接收电路模块的电路延时为接收第二数字信号的时刻与发送第二模拟信号的时刻之间的差值。

主权项：1.一种电路延时自检测装置，其特征在于，所述装置包括：主控芯片、第一通信接口、第一开关模块和接收电路模块，其中，所述主控芯片至少包括：第一信号输出端和信号输入端；所述第一开关模块包括：第一不动端、第一连接端和第二连接端；所述第一不动端与所述接收电路模块电连接；所述第一连接端与所述第一通信接口电连接；所述第二连接端与所述第一信号输出端电连接；所述第一通信接口，用于在所述第一不动端与所述第一连接端导通时，接收第一模拟信号，并向所述接收电路模块发送所述第一模拟信号；所述接收电路模块，用于接收所述第一模拟信号，并对所述第一模拟信号进行第一处理生成第一数字信号，并向所述主控芯片的信号输入端发送所述第一数字信号；所述主控芯片，用于接收所述第一数字信号，并对所述第一数字信号进行第二处理生成第二模拟信号；所述第一开关模块，用于在所述主控芯片接收完成所述第一数字信号时，断开所述第一不动端与所述第一连接端，并导通所述第一不动端与所述第二连接端；所述主控芯片，还用于在所述第一不动端与所述第二连接端导通时，通过所述第一信号输出端向所述接收电路模块发送所述第二模拟信号；所述接收电路模块，还用于接收所述第二模拟信号并对所述第二模拟信号进行第一处理生成第二数字信号，所述第二数字信号与所述第一数字信号为相同的信号；所述主控芯片，还用于接收所述第二数字信号，并获取第一处理时间T1，所述第一处理时间T1为接收所述第二数字信号的时刻与发送所述第二模拟信号的时刻之间的差值，并确定所述接收电路模块的电路延时为所述第一处理时间T1。

全文数据：电路延时自检测装置和系统技术领域[0001]本发明涉及电路延时检测领域，尤其涉及电路延时自检测装置和系统。背景技术[0002]目前，近场通信方式已应用于各个领域（例如支付），利用近场通信方式（例如，RFID、NFC、红外或蓝牙等进行通信的装置A和装置B可能存在安全隐患，例如，如图i所示，装置A与装置B建立的数据通道被第三方介入，使得整个通信过程中的数据在合法双方不知情的情况下，都经由第三方才抵达另一端的设备，最终导致数据的泄露。[0003]目前，可通过以下方法判断装置A与装置B之间通信数据是否被劫持:装置A向装置B发送指令信号之后，装置A就在等待接收装置B的响应信号，装置A自发送指令信号至接收到装置B的响应信号的时间为等待时间，只要等待时间是在预设时间之内，则认为装置A与装置B之间的通信数据未被第三方劫持。[0004]但是，装置A接收到的装置B的响应信号为模拟信号，即装置A接收到的模拟信号是响应数据调制后的响应信号，装置A接收到响应信号后，如图2所示，首先要通过接收电路对接收到的响应信号进行解调生成响应数据，但是接收电路存在用以滤除高频信号成分的低通滤波器，低通滤波器存在电路延时且该电路延时相对于等待时间不可忽略。由于装置A获取响应数据由装置A中的主控芯片处理，所以，装置A可通过主控芯片准确获取响应数据的时间，在接收电路存在电路延时的情况下，装置A获取响应数据的时间与接收到响应信号的时间并不能认为是相同的，装置A还是无法准确获取接收响应信号的时间。为准确测量出装置A的等待时间，亟需一种测量接收电路的电路延时的方法。发明内容[0005]本发明旨在解决上述问题之一。[0006]本发明的主要目的在于提供一种电路延时自检测装置；[0007]本发明的另一目的在于提供另一种电路延时自检测装置；[0008]本发明的另一目的在于提供一种电路延时自检测系统。[0009]为达到上述目的，本发明的技术方案具体是这样实现的：[0010]本发明一方面提供了一种电路延时自检测装置，包括:主控芯片、第一通信接口、第一开关模块和接收电路模块，其中，主控芯片至少包括:第一信号输出端和信号输入端；第一开关模块包括:第一不动端、第一连接端和第二连接端;第一不动端与接收电路模块电连接;第一连接端与第一通信接口电连接;第二连接端与第一信号输出端电连接;第一通信接口，用于在第一不动端与第一连接端导通时，接收第一模拟信号，并向接收电路模块发送第一模拟信号;接收电路模块，用于接收第一模拟信号，并对第一模拟信号进行第一处理生成第一数字信号，并向主控芯片的信号输入端发送第一数字信号;主控芯片，用于接收第了数字信号，并对第一数字信号进行第二处理生成第二模拟信号;第一开关模块，用于在主控芯片接收完成第一数字信号时，断开第一不动端与第一连接端，并导通第一不动端与第二连接端;主控芯片，还用于在第一不动端与第二连接端导通时，通过第一丨目号™出栖向接收电路模块发送第二模拟信号;接收电路模块，还用于接收第二模拟信号并对第二模拟信号进行第一处理生成第二数字信号，第二数字信号与第一数字信号为相同的信号;主控芯片，还用于接收第二数字信号，并获取第一处理时间T1，第一处理时间T1为接收第二数字信号的时刻与发送第二模拟信号的时刻之间的差值，并确定接收电路模块的电路延时为第一处理时间T1。[0011]此外，还包括:第二开关模块、发送电路模块和第二通信接口，其中，第二开关模块包括:第二不动端、第三连接端和第四连接端;第二连接端与第一信号输出端电连接具体包括:第二连接端与第三连接端电连接;第三连接端与第二不动端导通;第二不动端与第一信号输出端电连接;第四连接端与发送电路模块电连接;第二开关模块，用于在主控芯片接收第一数字信号之前，导通第二不动端与第四连接端，还用于在主控芯片接收到第一数字信号之后，断开第二不动端与第四连接端，并导通第二不动端与第三连接端；主控芯片，还用于在第一通信接口接收第一模拟信号之前，向发送电路模块发送第三模拟信号;发送电路模块，用于接收第三模拟信号并对第三模拟信号进行第三处理生成第四模拟信号，并通过第二通信接口向外发送第四模拟信号，其中，第一模拟信号为接收第四模拟信号的应答装置对第四模拟信号进行第四处理生成的。[0012]此外，还包括:发送电路模块和第二通信接口；主控芯片还包括:第二信号输出端；发送电路模块的一端与第二信号输出端电连接，另一端与第二通信接口电连接;主控芯片，还用于在第一通信接口接收第一模拟信号之前，通过第二信号输出端向发送电路模块发送第三模拟信号;发送电路模块，用于接收第三模拟信号并对第三模拟信号进行第三处理生成第四模拟信号，并通过第二通信接口向外发送第四模拟信号，其中，第一模拟信号为接收第四模拟信号的应答装置对第四模拟信号进行第四处理生成的。[0013]此外，还包括:控制端;控制端与第一开关模块电连接;主控芯片，用于在接收完成第一数字信号时，向控制端发送控制信号;控制端，用于在接收到控制信号后，控制第一开关模块断开第一不动端与第一连接端，并控制第一开关模块导通第一不动端与第二连接端。[0014]此外，主控芯片还包括:控制端;控制端，与第一开关模块电连接且与第二开关模块电连接;主控芯片，用于在接收完成第一数字信号时，向控制端发送控制信号;控制端，用于在接收到控制信号后，控制第一开关模块断开第一不动端与第一连接端，并控制第一开关模块导通第一不动端与第二连接端，并控制第二开关模块断开第二不动端与第四连接端，并控制第二开关模块导通第二不动端与第三连接端。[0015]此外，主控芯片，还用于获取第二处理时间T2,第二处理时间T2为接收第一数字信号的时刻与向发送电路模块发送第三模拟信号的时刻之间的差值;还用于判断第二处理时间T2与第一处理时间T1之间的时间差值是否小于预设值，是则确定电路延时自检测装置与应答装置之间的通信数据未被劫持。[0016]本发明另一方面提供了另一种电路延时自检测装置，包括:主控芯片、第一通信接口、第一开关模块、接收电路模块和调制模块，其中，主控芯片至少包括:第一信号输出端和信号输入端;第一开关模块包括:第一不动端、第一连接端和第一连接端;调制模块至少包括:调制信号输入端和已调信号输出端；调制信号输入端与第一信号输出端电连接;第一不动端与接收电路模块电连接;第一连接端与第一通信接口电连接;第二连接端与己调信号输出端电连接;第一通信接口，用于在第一不动端与第一连接端导通时，接收第一模拟信号，并向接收电路模块发送第一模拟号;接收电路模块，用于接收第一模拟信号，并对第一模拟信号进行第一处理生成第一数字信号，并向主控芯片的信号输入端发送第一数字信号;主控芯片，用于接收第一数字信号，并向调制模块发送第一数字信号;第一开关模块，用于在主控芯片接收完成第一数字信号时，断开第一不动端与第一连接端，并导通第一不动端与第二连接端;调制模块，用于接收第一数字信号，并对第一数字信号进行调制生成第二模拟信号，并通过已调信号输出端向接收电路模块发送第二模拟信号;接收电路模块，还用于接收第二模拟信号并对第二模拟信号进行第一处理生成第二数字信号，第二数字信号与第一数字信号为相同的信号；主控芯片，还用于接收第二数字信号，并获取第一处理时间T1，第一处理时间T1为接收第二数字信号的时刻与发送第一数字信号的时刻之间的差值，并确定接收电路模块的电路延时为第一时间差T1。[0017]此外，还包括:第二开关模块、发送电路模块和第二通信接口，其中，第二开关模块包括:第二不动端、第三连接端和第四连接端;第二连接端与已调信号输出端电连接具体包括:第二连接端与第三连接端电连接;第三连接端与第二不动端导通;第二不动端与己调信号输出端电连接;第四连接端与发送电路模块电连接;第二开关模块，用于在主控芯片接收第一数字信号之前，导通第二不动端与第四连接端，还用于在主控芯片接收到第一数字信号之后，断开第二不动端与第四连接端，并导通第二不动端与第三连接端;主控芯片，还用于在第一通信接口接收第一模拟信号之前，向调制模块发送第三数字信号；调制模块，还用于接收第三数字信号，并对第三数字信号进行调制生成第三模拟信号，并向发送电路模块发送第三模拟信号;发送电路模块，用于接收第三模拟信号并对第三模拟信号进行第三处理生成第四模拟信号，并通过第二通信接口向外发送第四模拟信号，其中，第一模拟信号为接收第四模拟信号的应答装置对第四模拟信号进行第四处理生成的。[0018]此外，主控芯片还包括:控制端;控制端与第一开关模块电连接;主控芯片，用于在接收完成第一数字信号时，向控制端发送控制信号;控制端，用于在接收到控制信号后，控制第一开关模块断开第一不动端与第一连接端，并控制第一开关模块导通第一不动端与第二连接端。[0019]此外，主控芯片还包括:控制端；控制端，与第一开关模块电连接且与第二开关模块电连接;主控芯片，用于在接收完成第一数字信号时，向控制端发送控制信号;控制端，用于在接收到控制信号后，控制第一开关模块断开第一不动端与第一连接端，并控制第一开关模块导通第一不动端与第二连接端，并控制第二开关模块断开第二不动端与第四连接端，并控制第二开关模块实现第二不动端与第三连接端导通。[0020]此外，主控芯片，还用于获取第二处理时间T2,第二处理时间T2为接收第一数字信号的时刻与向调制模块发送第三数字信号的时刻之间的差值;还用于判断第二处理时间T2与第一处理时间T1之间的时间差值是否小于预设值，是则确定电路延时自检测装置与应答装置之间的通信数据未被劫持。[0021]本发明另一方面还提供了一种电路延时自检测系统，包括:上述电路延时自检测装置和应答装置;应答装置，用于接收第四模拟信号，并对第四模拟信号进行第四处理生成第一模拟信号，并向电路延时自检测装置的第一通信接口发送第一模拟信号。[0022]此外，应答装置，还用于获取第三处理时间T3,第三处理时间T3为向电路延时自检测装置的第一通信接口发送第一模拟信号的时刻与接收第四模拟信号的时刻之间的差值；预设值大于第三处理时间T3。[0023]由上述本发明提供的技术方案可以看出，本发明提供了电路延时自检测装置，一方面可以检测接收电路模块的电路延时，另一方面可以确定电路延时自检测装置与应答装置之间的通信数据是否被劫持。[0024]本发明还提供了一种电路延时系统，一方面可以检测电路延时自检测装置中接收电路模块的电路延时，另一方面可以确定电路延时自检测装置与应答装置之间的通信数据是否被劫持。附图说明[0025]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。[0026]图1为本发明背景技术中装置A和装置B之间通信数据被第三方劫持时的系统示意图；[0027]图2为本发明背景技术中存在电路延时装置A和装置B之间通信数据被第三方劫持时的系统结构示意图；[0028]图3为本发明实施例1提供的电路延时自检测装置的结构示意图；[0029]图4为本发明实施例1提供的另一种电路延时自检测装置的结构示意图；[0030]图5为本发明实施例1提供的又一种电路延时自检测装置的结构示意图；[0031]图6为本发明实施例1提供的再一种电路延时自检测装置的结构示意图；[0032]图7为本发明实施例1提供的还一种电路延时自检测装置的结构示意图；[0033]图8为本发明实施例2提供的一种电路延时自检测装置的结构示意图；[0034]图9为本发明实施例2提供的另一种电路延时自检测装置的结构示意图；[0035]图10为本发明实施例3提供的电路延时自检测系统的结构示意图。具体实施方式[0036]下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。[0037]在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或数量或位置。[0038]在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接;可以是机械连接，也可以是电连接;可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。[0039]下面将结合附图对本发明实施例作进一步地详细描述。[0040]实施例1[0041]本实施例提供一种电路延时自检测装置10,如图3和图4所示，电路延时自检测装置10包括:主控芯片104、第一通信接口101、第一开关模块102和接收电路模块103,其中，主控芯片104至少包括:第一信号输出端和信号输入端;第一开关模块102包括:第一不动端1021、第一连接端1022和第二连接端1023;第一不动端1021与接收电路模块103电连接;第一连接端1022与第一通信接口101电连接;第二连接端1023与第一信号输出端电连接;第一通信接口101，用于在第一不动端1021与第一连接端1022导通时，接收第一模拟信号，并向接收电路模块103发送第一模拟信号;接收电路模块103,用于接收第一模拟信号，并对第一模拟信号进行第一处理生成第一数字信号，并向主控芯片104的信号输入端发送第一数字信号；主控芯片104,用于接收第一数字信号，并对第一数字信号进行第二处理生成第二模拟信号;第一开关模块102，用于在主控芯片104接收完成第一数字信号时，断开第一不动端1021与第一连接端1022,并导通第一不动端1021与第二连接端1023;主控芯片104,还用于在第一不动端1021与第二连接端1023导通时，通过第一信号输出端向接收电路模块103发送第二模拟信号;接收电路模块103,还用于接收第二模拟信号并对第二模拟信号进行第一处理生成第二数字信号，第二数字信号与第一数字信号为相同的信号；主控芯片104,还用于接收第二数字信号，并获取第一处理时间T1，为接收第二数字信号的时刻与发送第二模拟信号的时刻之间的差值，并确定接收电路模块103的电路延时为第一处理时间T1。[0042]在本实施例中，电路延时自检测装置10可以是读卡器、智能卡等，本实施例不做具体限定。[0043]在本实施例中，第一通信接口101可以是有线通信接口（例如USB接口或音频接口等），也可以是无线通信接口（例如天线等），本实施例不做具体限定。[0044]在本实施例中，如图4所示，第一开关模块102为三端元件，其中一端为第一不动端1021，另外两端为第一连接端1022和第二连接端1023,第一不动端1021与接收电路模块103电连接，第一连接端1022与第一通信接口101电连接，第二连接端1023与主控芯片104的第一信号输出端电连接，第一开关模块102断开或导通第一不动端1021与第一连接端1022、第二连接端1023。当第一不动端1021与第一连接端1022导通时，第一通信接口101接收第一模拟信号，并向接收电路模块103发送第一模拟信号。本实施例中的第一开关模块102可以为物理开关，也可以为虚拟开关，只要能实现上述功能的开关均在本发明的保护范围之内。[0045]作为本实施例的一种可选实施方式，对第一模拟信号进行第一处理生成第一数字信号包括:对第一模拟信号进行解调生成第一数字信号。具体的，接收电路模块103接收第一模拟信号后，对接收到的第一模拟信号进行解调生成第一数字信号，并向主控芯片104的信号输入端发送第一数字信号。可见，接收电路模块103为实现解调功能的电路，实现解调功能的接收电路模块103中存在低通滤波器，信号通过低通滤波器时存在电路延时且不可忽略，本发明中检测的电路延时即为实现解调功能的接收电路模块103的电路延时。[0046]在本实施例中，主控芯片104为了将生成的第二模拟信号发送至接收电路模块103,第一开关模块102在主控芯片104接收完成第一数字信号时，断开第一不动端1021与第一连接端1022,并导通第一不动端1021与第二连接端1023,由此，主控芯片104可以通过第一信号输出端向接收电路模块103发送第二模拟信号，同时避免第一通信接口101接收外部的信号对第二模拟信号造成干扰。[0047]作为本实施例的一种可选实施方式，主控芯片104还包括:控制端;控制端，与第一开关模块102电连接;主控芯片104,用于在接收完成第一数字信号时，向控制端发送控制信号;控制端，用于在接收到控制信号后，控制第一开关模块102断开第一不动端1021与第一连接端1022,并控制第一开关模块102导通第一不动端1021与第二连接端1023。本实施例的主控芯片104通过控制端控制第一开关模块102的断开或导通，实现了对第一开关模块102的自动控制。[0048]在本实施例中，虽然可以理解电路延时自检测装置10的电路延时是在对第一模拟信号解调生成第一数字信号的过程中接收电路模块103引起的电路延时，但是由于主控芯片104并无法准确确定接收第一模拟信号的时间，因此，无法准确检测出对第一模拟信号解调生成第一数字信号的过程中接收电路模块103引起的电路延时。为确定接收电路接收模拟信号的时间，主控芯片104对接收的第一数字信号进行第二处理生成第二模拟信号，并将第二模拟信号发送至接收电路模块103，这样，由于第二模拟信号是主控芯片1〇4发送的，主控芯片104可以确定发送第二模拟信号的时刻（即接收电路模块103接收第二模拟信号的时刻），另外，主控芯片104可以确定接收第二数字信号的时刻（即接收电路模块1〇3对第二模拟信号进行第一处理完成的时刻），主控芯片104即可确定电路延时自检测装置1〇中接收电路模块103的电路延时。[0049]作为本实施例的一种可选实施方式，对第一数字信号进行第二处理生成第二模拟信号包括:对第一数字信号进行第一调制生成第二模拟信号。具体的，主控芯片1〇4接收第一数字信号，并对第一数字信号进行第一调制生成第二模拟信号，其中，第一调制的调制方式本实施例不做具体限定，例如可以是幅度调制、相位调制或频率调制。[0050]在本实施例中，对所述第二模拟信号进行第一处理生成第二数字信号包括:对所述第二模拟信号进行解调生成第二数字信号;主控芯片104接收第二数字信号。具体的，接收电路模块103接收到主控芯片1〇4发送的第二模拟信号后，接收电路模块1〇3对第二模拟信号进行解调生成第二数字信号，由于第二模拟信号是对第一数字信号进行第一调制生成的，因此，对第二模拟信号解调生成的第二数字信号与第一数字信号相同，接收电路模块103对第二模拟信号进行第一处理生成第二数字信号的时间与电接收电路模块1〇3对第一模拟信号进行第一处理生成第一数字信号的时间相同。电路延时自检测装置10通过主控芯片104发送第二模拟信号，并通过接收电路模块1〇3对接收到的第二模拟信号进行第一处理生成第二数字信号可以确定接收电路模块1〇3对第一模拟信号进行第一处理生成第一数字信号的电路延时。[0051]作为可选的实施方式，第一处理时间n可以为开始接收第二数字信号的时刻与发送完成第二模拟信号的时刻之间的差值，也可以为开始接收第二数字信号的时刻与开始发送第二模拟信号的时刻之间的差值，也可以为接收完成第二数字信号的时刻与发送完成第二模拟信号的时刻之间的差值，当然，也可以为接收完成第二数字信号的时刻与开始发送第二模拟信号的时刻之间的差值，本实施例不做具体限定。[0052]作为本实施例的一种可选实施方式，在主控芯片1〇4向接收电路模块103发送第二模拟信号的时刻开始计时，并记录主控芯片104接收第二数字信号的时刻计时达到的数值，该数值即为接收电路模块103的电路延时。本实施例中的电路延时自检测装置10可以确定接收电路模块103的电路延时。[0053]本实施例中电路延时自检测装置1〇在与应答装置通信的过程中，通信数据有可能被第三方劫持，为确定电路延时自检测装置10与应答装置之间的通信数据是否被劫持，可以通过以下方式实现：[0054]方式一：[0055]作为本实施例的一种可选实施方式，如图5和图6所示，电路延时自检测装置1〇还包括第二开关模块105、发送电路模块106和第二通信接口107模块，其中，第二开关模块1〇5包括:第二不动端1051、第三连接端1052和第四连接端1053;第二连接端1023与第一信号输出端电连接具体包括:第二连接端1023与第三连接端1052电连接;第三连接端1052与第二不动端1051导通;第二不动端1051与第一信号输出端电连接;第四连接端1053与发送电路模块106电连接;第二开关模块105，用于在主控芯片104接收第一数字信号之前，导通第二不动端1051与第四连接端1053,还用于在主控芯片104接收到第一数字信号之后，断开第二不动端1051与第四连接端1053,并导通第二不动端1051与第三连接端1052;主控芯片104，还用于在第一通信接口101接收第一模拟信号之前，向发送电路模块106发送第三模拟信号;发送电路模块106，用于接收第三模拟信号并对第三模拟信号进行第三处理生成第四模拟信号，并通过第二通信接口107向外发送第四模拟信号，其中，第一模拟信号为接收第四模拟信号的应答装置对第四模拟信号进行第四处理生成的。[0056]具体应用中，为检测电路延时自检测装置10与应答装置之间的通信数据是否被劫持，电路延时自检测装置10中的主控芯片104在第一通信接口101接收第一模拟信号之前，向发送电路模块106发送第三模拟信号，发送电路模块106接收第三模拟信号并对第三模拟信号进行第三处理生成第四模拟信号。本实施例中的电路延时自检测装置10通过发送模块将主控芯片104发送的第三模拟信号发送至应答装置，电路延时自检测装置10与应答装置构成通信系统，以便检测电路延时自检测装置10与应答装置之间的通信数据是否被劫持。[0057]具体应用中，如图6所示，第二开关模块105为三端元件，其中一端为第二不动端1051，另外两端为第三连接端1052和第四连接端1053;主控芯片104接收到第一数字信号之前，第二开关模块105导通第二不动端1051与第四连接端1053,主控芯片104可以通过第二开关模块105向发送电路模块106发送第三模拟信号。其中，第三模拟信号是主控芯片104对第三数字信号进行调制生成的。本实施例中的第三数字信号可以是指令信号，例如是电路延时自检测装置10读取应答装置的指令信号。本实施例中的第二开关模块105可以为物理开关，也可以为虚拟开关，只要能实现上述功能的第二开关模块105均在本发明的保护范围之内。[0058]具体应用中，发送电路模块106对第三模拟信号进行第三处理生成第四模拟信号，至少包括:发送电路模块106对第三模拟信号进行放大生成第四模拟信号。当然，为保证第四模拟信号通过第二通信接口1〇7以较大的功率向外发送出去，发送电路模块106对第三模拟信号进行第三处理生成第四模拟信号，包括:发送电路模块106对第三模拟信号进行放大、匹配后生成第四模拟信号。本实施例中通过发送电路模块1〇6对第三模拟信号放大后发送至应答装置，保证了电路延时自检测装置1〇发送的第四模拟信号的功率。[0059]具体应用中，发送电路模块106生成第四模拟信号后，通过第二通信接口107向外发送第四模拟信号。其中，第二通信接口107可以是有线通信接口（例如USB接口或音频接口等），也可以是无线通信接口（例如天线等），本实施例不做具体限定。优选的，第二通信接口107为无线通信接口，可通过NFC、红外或蓝牙等方式向外发送第四模拟信号。本实施例中的第二通信接口107与第一通信接口101可以为同一通信接口，也可以为两个独立的通信接口，本实施例不做具体限定。[0060]具体应用中，发送电路模块106向外发送第四模拟信号，应答装置接收第四模拟信号，并对第四模拟信号进行第四处理生成第一模拟信号。其中，对第四模拟信号进行第四处理生成第一模拟信号，至少包括:对第四模拟信号进行解调生成第三数字信号，并根据第三数字信号响应生成第一数字信号，并对第一数字信号进行第二调制生成第一模拟信号，其中，第一调制的调制方式与第二调制的调制方式相同。本实施例中应答装置对第四模拟信号进行第四处理生成第一模拟信号后，向外发送第一模拟信号作为对第四模拟信号的响应信号。[0061]具体应用中，第二开关模块105在主控芯片104接收到第一数字信号之后，断开第二不动端1051与第四连接端1053,导通第二不动端1051与第三连接端1052,主控芯片104可通过第一信号输出端、第二开关模块105、第一开关模块102连接的电通路向接收电路模块103发送第二模拟信号。[0062]具体应用中，主控芯片104还包括:控制端;控制端，与第一开关模块1〇2电连接且与第二开关模块105电连接;主控芯片104，用于在接收完成第一数字信号时，向控制端发送控制信号;控制端，用于在接收到控制信号后，控制第一开关模块1〇2断开第一不动端1021与第一连接端1022,并控制第一开关模块102导通第一不动端1021与第二连接端1023,并控制第二开关模块105断开第二不动端1051与第四连接端1053,并控制第二开关模块105导通第二不动端1051与第三连接端1052。具体的，主控芯片104接收完成第一数字信号时，主控芯片104向控制端发送控制信号并通过控制端控制第一开关模块1〇2断开第一不动端1021与第一连接端1022,导通第一不动端1021和第二连接端1023,并通过控制端控制第二开关模块105断开第二不动端1051与第四连接端1053,导通第二不动端1051与第三连接端1052。主控芯片104可通过第一信号输出端、第二开关模块105、第一开关模块102连接的电通路向接收电路模块103发送第二模拟信号。本实施例的主控芯片1〇4通过控制端控制第一开关模块102、第二开关模块105的断开或导通，实现了对第一开关模块102、第二开关模块105的自动控制。[0063]具体应用中，主控芯片104,还用于获取第二处理时间T2,第二处理时间T2为接收第一数字信号的时刻与向发送电路模块106发送第三模拟信号的时刻之间的差值;还用于判断第二处理时间T2与第一处理时间T1之间的时间差值是否小于预设值，是则确定电路延时自检测装置10与应答装置之间的通信数据未被劫持。具体的，第二处理时间T2可以为开始接收第一数字信号的时刻与向发送电路模块106发送完成第三模拟信号的时刻之间的差值，也可以为开始接收第一数字信号的时刻与开始向发送电路模块1〇6发送第三模拟信号的时刻之间的差值，也可以为接收完成第一数字信号的时刻与向发送电路模块106发送完成第三模拟信号的时刻之间的差值，当然，也可以为接收完成第一数字信号的时刻与开始向发送电路模块发送第三模拟信号的时刻之间的差值，本实施例不做具体限定。另外，电路延时自检测装置10中的主控芯片104自发送第三模拟信号至接收第一数字信号的总时间为第二处理时间T2,由于发送电路模块1〇6的电路延时可忽略，在不考虑发送电路模块106的电路延时的情况下，电路延时自检测装置10自向外发送第四模拟信号至接收第一数字信号的总时间与主控芯片104发送第三模拟信号至接收第一数字信号的总时间相同，都为第二处理时间T2,由于接收电路模块103引起的电路延时为第一处理时间T1，则电路延时自检测装置10自向外发送第四模拟信号至接收到第一模拟信号的时间即为第二处理时间T2与第一处理时间T1之间的时间差值。主控芯片104判断第二处理时间T2与第一处理时间T1之间的时间差值是否小于预设值，如果判断时间差值小于预设值，则确定电路延时自检测装置10与应答装置之间的通信数据未被劫持。[0064]方式二：[0065]作为本实施例的一种可选实施方式，如图7所示，电路延时自检测装置10还包括：发送电路模块106和第二通信接口107;主控芯片104还包括:第二信号输出端;发送电路模块106的一端与第二信号输出端电连接，另一端与第二通信接口107电连接;主控芯片104，还用于在第一通信接口101接收第一模拟信号之前，通过第二信号输出端向发送电路模块106发送第三模拟信号;发送电路模块106，用于接收第三模拟信号并对第三模拟信号进行第三处理生成第四模拟信号，并通过第二通信接口107向外发送第四模拟信号，其中，第一模拟信号为接收第四模拟信号的应答装置对第四模拟信号进行第四处理生成的。[0066]具体应用中，为检测电路延时自检测装置10与应答装置之间的通信数据是否被劫持，主控芯片104在第一通信接口101接收第一模拟信号之前，通过第二信号输出端向发送电路模块106发送第三模拟信号，发送电路模块106接收第三模拟信号并对第三模拟信号进行第三处理生成第四模拟信号。其中，第三模拟信号是主控芯片104对第三数字信号进行调制生成的。本实施例中的第三数字信号可以是指令信号，例如是电路延时自检测装置10读取应答装置的指令信号。本实施例通过第二信号输出端直接向发送电路发送第三模拟信号，减少了主控芯片104控制的复杂性。[0067]具体应用中，应答装置对第四模拟信号进行第四处理生成第一模拟信号的方式与上述方式一的实施方式相同，不再具体赘述。[0068]具体应用中，主控芯片104,还用于获取第二处理时间T2,第二处理时间T2为接收第一数字信号的时刻与向发送电路模块106发送第三模拟信号的时刻之间的差值;还用于判断第二处理时间T2与第一处理时间T1之间的时间差值是否小于预设值，是则确定电路延时自检测装置10与应答装置之间的通信数据未被劫持。具体的，第二处理时间T2可以为开始接收第一数字信号的时刻与向发送电路模块106发送完成第三模拟信号的时刻之间的差值，也可以为开始接收第一数字信号的时刻与开始向发送电路模块106发送第三模拟信号的时刻之间的差值，也可以为接收完成第一数字信号的时刻与向发送电路模块106发送完成第三模拟信号的时刻之间的差值，当然，也可以为接收完成第一数字信号的时刻与开始向发送电路模块发送第三模拟信号的时刻之间的差值，本实施例不做具体限定。另外，电路延时自检测装置10中的主控芯片104自发送第三模拟信号至接收第一数字信号的总时间为第二处理时间T2,由于发送电路模块106的电路延时可忽略，在不考虑发送电路模块106的电路延时的情况下，电路延时自检测装置10自向外发送第四模拟信号至接收第一数字信号的总时间与主控芯片104发送第三模拟信号至接收第一数字信号的总时间相同，都为第二处理时间T2,由于接收电路模块103引起的电路延时为第一处理时间T1，则电路延时自检测装置10自向外发送第四模拟信号至接收到第一模拟信号的时间即为第二处理时间T2与第一处理时间T1之间的时间差值。主控芯片104判断第二处理时间T2与第一处理时间T1之间的时间差值是否小于预设值，如果判断时间差值小于预设值，则确定电路延时自检测装置10与应答装置之间的通信数据未被劫持。[0069]通过本实施例的电路延时自检测装置10,一方面可以检测本装置中接收电路模块103的电路延时，另一方面还可以确定电路延时自检测装置10与应答装置之间的通信数据是否被劫持。[0070]实施例2[0071]本实施例提供另一种电路延时自检测装置10，如图8和图4所示，包括:主控芯片104、第一通信接口101、第一开关模块102、接收电路模块103和调制模块108,其中，主控芯片104至少包括:第一信号输出端和信号输入端;第一开关模块102包括:第一不动端1021、第一连接端1022和第二连接端1023;调制模块108至少包括:调制信号输入端和已调信号输出端;调制信号输入端与第一信号输出端电连接;第一不动端1021与接收电路模块103电连接;第一连接端1022与第一通信接口101电连接;第二连接端1023与已调信号输出端电连接;第一通信接口101，用于在第一不动端1021与第一连接端1022导通时，接收第一模拟信号，并向接收电路模块103发送第一模拟号;接收电路模块103,用于接收第一模拟信号，并对第一模拟信号进行第一处理生成第一数字信号，并向主控芯片104的信号输入端发送第一数字信号;主控芯片104，用于接收第一数字信号，并向调制模块108发送第一数字信号；第一开关模块102,用于在主控芯片104接收完成第一数字信号时，断开第一不动端1021与第一连接端1022，并导通第一不动端1021与第二连接端1023;调制模块108，用于接收第一数字信号，并对第一数字信号进行调制生成第二模拟信号，并通过己调信号输出端向接收电路模块103发送第二模拟信号;接收电路模块103,还用于接收第二模拟信号并对第二模拟信号进行第一处理生成第二数字信号，第二数字信号与第一数字信号为相同的信号;主控芯片104,还用于接收第二数字信号，并获取第一处理时间T1，第一处理时间T1为接收第二数字信号的时刻与发送第一数字信号的时刻之间的差值，并确定接收电路模块1〇3的电路延时为第一时间差T1。[0072]与实施例1不同的是，本实施例中的主控芯片104不具有调制功能，由调制模块108对第一数字信号进行调制生成第二模拟信号；另外，第一开关模块1〇2的第二连接端1〇23与己调信号输出端电连接，调制模块108通过调制模块108的已调信号输出端向接收电路模块103发送第二模拟信号。[0073]在本实施例中，主控芯片104获取的第一处理时间T1为接收第二数字信号的时刻与发送第一数字信号的时刻之间的差值。由于调制模块108中不存在滤波器引起的电路延时，调制模块108引起的电路延时可忽略，在不考虑调制模块1〇8引起的电路延时的情况下，接收电路模块103的电路延时即为第一处理时间T1。其中，主控芯片104具体的可通过以下方式获取第一处理时间T1:在主控芯片104向接收电路模块103发送第一数字信号的时刻开始计时，并记录主控芯片104接收第二数字信号的时刻计时达到的数值，该数值即确定为第—处理时间n。[0074]作为可选的实施方式，第一处理时间T1可以为开始接收第二数字信号的时刻与发送完成第二模拟信号的时刻之间的差值，也可以为开始接收第二数字信号的时刻与开始发送第二模拟信号的时刻之间的差值，也可以为接收完成第二数字信号的时刻与发送完成第二模拟信号的时刻之间的差值，当然，也可以为接收完成第二数字信号的时刻与开始发送第二模拟信号的时刻之间的差值，本实施例不做具体限定。[°075]本实施例中电路延时自检测装置10在于应答装置通信的过程中，通信数据有可能被第三方劫持，为确定电路延时自检测装置10与应答装置之间的通信数据是否被劫持，具体通过以下方式实现：[0076]作为本实施例的一种可选实施方式，如图9和图6所示，电路延时自检测装置10还包括:第二开关模块105、发送电路模块106和第二通信接口107,其中，第二开关模块105包括:第二不动端1051、第三连接端1052和第四连接端1053;第二连接端1023与已调信号输出端电连接具体包括:第二连接端1023与第三连接端1052电连接;第三连接端1052与第二不动端1051导通;第二不动端1051与已调信号输出端电连接;第四连接端1053与发送电路模块106电连接;第二开关模块105,用于在主控芯片104接收第一数字信号之前，导通第二不动端1051与第四连接端1053,还用于在主控芯片104接收到第一数字信号之后，断开第二不动端1051与第四连接端1053,并导通第二不动端1051与第三连接端1052;主控芯片104,还用于在第一通信接口101接收第一模拟信号之前，向调制模块108发送第三数字信号；调制模块108,还用于接收第三数字信号，并对第三数字信号进行调制生成第三模拟信号，并向发送电路模块106发送第三模拟信号;发送电路模块106，用于接收第三模拟信号并对第三模拟信号进行第三处理生成第四模拟信号，并通过第二通信接口107向外发送第四模拟信号，其中，第一模拟信号为接收第四模拟信号的应答装置对第四模拟信号进行第四处理生成的。[0077]与实施例1中的方式一不同的是，主控芯片104不具有调制功能，主控芯片104在通信接口接收第一模拟信号之前，向调制模块108发送第三数字信号。调制模块1〇8接收第三数字信号，并对第三数字信号进行调制生成第三模拟信号，调制模块1〇8实现了对第三数字信号的调制。[0078]作为本实施例的一种可选实施方式，主控芯片104还包括:控制端;控制端，与第一开关模块102电连接且与第二开关模块105电连接;主控芯片104,用于在接收完成第一数字信号时，向控制端发送控制信号;控制端，用于在接收到控制信号后，控制第一开关模块1〇2断开第一不动端1021与第一连接端1〇22,并控制第一开关模块1〇2导通第一不动端1〇21与第二连接端1023,并控制第二开关模块105断开第二不动端1051与第四连接端1053,并控制第二开关模块105实现第二不动端1051与第三连接端1〇52导通。本实施例的主控芯片104通过控制端控制第一开关模块1〇2、第二开关模块105的断开或导通，实现了对第一开关模块102、第二开关模块1〇5的自动控制。[0079]作为本实施例的一种可选实施方式，主控芯片104,还用于获取第二处理时间T2，第二处理时间T2为接收第一数字信号的时刻与向调制模块108发送第三数字信号的时刻之间的差值;还用于判断第二处理时间T2与第一处理时间T1之间的时间差值是否小于预设值，是则确定电路延时自检测装置10与应答装置之间的通信数据未被劫持。具体的，第二处理时间T2可以为开始接收第一数字信号的时刻与向发送电路模块106发送完成第三模拟信号的时刻之间的差值，也可以为开始接收第一数字信号的时刻与开始向发送电路模块1〇6发送第三模拟信号的时刻之间的差值，也可以为接收完成第一数字信号的时刻与向发送电路模块106发送完成第三模拟信号的时刻之间的差值，当然，也可以为接收完成第一数字信号的时刻与开始向发送电路模块发送第三模拟信号的时刻之间的差值，本实施例不做具体限定。另外，电路延时自检测装置10中的主控芯片104自向调制模块108发送第三数字信号至接收第一数字信号的总时间为第二处理时间T2,由于调制模块108和发送电路模块106的电路延时可忽略，在不考虑调制模块108和发送电路模块106的电路延时的情况下，电路延时自检测装置10自向外发送第四模拟信号至接收第一数字信号的总时间与主控芯片104向调制模块108发送第三数字信号至接收第一数字信号的总时间相同，都为第二处理时间T2，由于接收电路模块103引起的电路延时为第一处理时间T1，则电路延时自检测装置10自向外发送第四模拟信号至接收到第一模拟信号的时间即为第二处理时间T2与第一处理时间T1之间的时间差值。主控芯片104判断第二处理时间T2与第一处理时间T1之间的时间差值是否小于预设值，如果判断时间差值小于预设值，则确定电路延时自检测装置10与应答装置之间的通信数据未被劫持。[0080]通过本实施例的电路延时自检测装置10,一方面可以检测本装置中接收电路模块103的电路延时，另一方面还可以确定电路延时自检测装置10与应答装置之间的通信数据是否被劫持。[0081]实施例3[0082]本实施例提供一种电路延时自检测系统，如图10所示，电路延时自检测系统包括：电路延时自检测装置10与应答装置20;其中，[0083]电路延时自检测装置10为上述实施例1和2中可以确定与应答装置20之间的通信数据是否被劫持的电路延时自检测装置10。[0084]应答装置20，用于接收第四模拟信号，并对第四模拟信号进行第四处理生成第一模拟信号，并向电路延时自检测装置1〇的第一通信接口发送第一模拟信号。具体的，应答装置20对第四模拟信号进行第四处理生成第一模拟信号至少包括:应答装置20对第四模拟信号进行解调生成第三数字信号，并根据第三数字信号响应生成第一数字信号，并对第一数字信号进行第二调制生成第一模拟信号，其中，第一调制的调制方式与第二调制的调制方式相同。本实施例中应答装置20对第四模拟信号进行第四处理生成第一模拟信号后，向外发送第一模拟信号作为对第四模拟信号的响应信号。[0085]作为一种可选的实施方式，应答装置20，还用于获取第三处理时间T3，第三处理时间T3为向电路延时自检测装置10的第一通信接口发送第一模拟信号的时刻与接收第四模拟信号的时刻之间的差值;预设值大于第三处理时间T3。具体的，第三处理时间T3可以为开始向电路延时自检测装置1〇的第一通信接口发送第一模拟信号的时刻与接收完成第四模拟信号的时刻之间的差值，也可以为开始向电路延时自检测装置10的第一通信接口发送第一模拟信号的时刻与开始接收第四模拟信号的时刻之间的差值，与可以为向电路延时自检测装置10的第一通信接口发送完成第一模拟信号的时刻与接收完成第四模拟信号的时刻之间的差值，当然，也可以为向电路延时自检测装置10的第一通信接口发送完成第一模拟信号的时刻与开始接收第四模拟信号的时刻之间的差值，本实施例不做具体限定。另外，第三处理时间T3表示应答装置20自接收第四模拟信号至发送第一模拟信号所需的时间，在应答装置2〇和电路延时自检测装置1〇距离较近的情况下，可以忽略应答装置20与电路延时自检测装置1〇之间信号的传输时间，在忽略应答装置2〇与电路延时自检测装置1〇之间的传输时间的情况下，则电路延时自检测装置10自发送第四模拟信号至接收到第一模拟信号的时间（即第二处理时间T2与第一处理时间T1的时间差值与第三处理时间T3相同。电路延时自检测装置10判断第二处理时间T2与第一处理时间H的时间差值是否小于预设值，其中预设值大于第三处理时间T3,如果判断时间差值小于预设值，则确定电路延时自检测装置10与应答装置20之间的通信数据未被劫持。[0086]需要说明的是，为保证对判断通信数据是否被劫持的准确性，预设值应大于第三处理时间T3且预设值与第三处理时间T3之间的差值不应太大。[0087]通过本实施例提供的电路延时自检测系统，一方面可以检测电路延时自检测装置10中接收电路模块的电路延时，另一方面还可以确定电路延时自检测装置1〇与应答装置20在通信的过程中，通信数据是否被劫持。[0088]流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。[0089]应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列PGA，现场可编程门阵列FPGA等。[0090]本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。[0091]此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。[0092]上述提到的存储介质可以是只读存储器，磁盘或光盘等。[0093]在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。[0094]尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。本发明的范围由所附权利要求及其等同限定。

权利要求：1.一种电路延时自检测装置，其特征在于，所述装置包括:主控芯片、第一通信接口、第一开关模块和接收电路模块，其中，所述主控芯片至少包括:第一信号输出端和信号输入端；所述第一开关模块包括:第一不动端、第一连接端和第二连接端；所述第一不动端与所述接收电路模块电连接;所述第一连接端与所述第一通信接口电连接;所述第二连接端与所述第一信号输出端电连接；所述第一通信接口，用于在所述第一不动端与所述第一连接端导通时，接收第一模拟信号，并向所述接收电路模块发送所述第一模拟信号；所述接收电路模块，用于接收所述第一模拟信号，并对所述第一模拟信号进行第一处理生成第一数字信号，并向所述主控芯片的信号输入端发送所述第一数字信号；所述主控芯片，用于接收所述第一数字信号，并对所述第一数字信号进行第二处理生，成第一模拟{丙号；所述第一开关模块，用于在所述主控芯片接收完成所述第一数字信号时，断开所述第一不动端与所述第一连接端，并导通所述第一不动端与所述第二连接端；所述主控芯片，还用于在所述第一不动端与所述第二连接端导通时，通过所述第一信号输出端向所述接收电路模块发送所述第二模拟信号；_所述接收电路模块，还用于接收所述第二模拟信号并对所述第二模拟信号进行第一处理生成第二数字信号，所述第二数字信号与所述第一数字信号为相同的信号；所述主控芯片，还用于接收所述第二数字信号，并获取第一处理时间T1，所述第一处理时间T1为接收所述第二数字信号的时刻与发送所述第二模拟信号的时刻之间的差值，并确定所述接收电路模块的电路延时为所述第一处理时间T1。2.根据权利要求1所述的装置，其特征在于，所述装置还包括:第二开关模块、发送电路模块和第二通信接口，其中，所述第二开关模块包括:第二不动端、第三连接端和第四连接端；所述第二连接端与所述第一信号输出端电连接具体包括:所述第二连接端与所述第三连接端电连接;所述第三连接端与所述第二不动端导通;所述第二不动端与所述第一信号输出端电连接；所述第四连接端与所述发送电路模块电连接；所述第二开关模块，用于在所述主控芯片接收第一数字信号之前，导通所述第二不动端与所述第四连接端，还用于在所述主控芯片接收到所述第一数字信号之后，断开所述第二不动端与所述第四连接端，并导通所述第二不动端与所述第三连接端；所述主控芯片，还用于在所述第一通信接口接收第一模拟信号之前，向所述发送电路模块发送第三模拟信号；所述发送电路模块，用于接收所述第三模拟信号并对所述第三模拟信号进行第三处理生成第四模拟信号，并通过所述第二通信接口向外发送第四模拟信号，其中，所述第一模拟信号为接收所述第四模拟信号的应答装置对所述第四模拟信号进行第四处理生成的。3.根据权利要求1所述的装置，其特征在于，所述装置还包括:发送电路模块和第二通信接口；所述主控芯片还包括:第二信号输出端；所述发送电路模块的一端与第二信号输出端电连接，另一端与所述第二通信接口电连接；所述主控芯片，还用于在所述第一通信接口接收第一模拟信号之前，通过第二信号输出端向所述发送电路模块发送第三模拟信号；_所述发送电路模块，用于接收所述第三模拟信号并对所述第三模拟信号进行第三处理生成第四模拟信号，并通过所述第二通信接口向外发送第四模拟信号，其中，所述第一模拟信号为接收所述第四模拟信号的应答装置对所述第四模拟信号进行第四处理生成的。4.根据权利要求1或3所述的装置，其特征在于，所述主控芯片还包括:控制端；所述控制端与所述第一开关模块电连接；所述主控芯片，用于在接收完成所述第一数字信号时，向所述控制端发送控制信号；所述控制端，用于在接收到所述控制信号后，控制所述第一开关模块断开所述第一不动端与所述第一连接端，并控制所述第一开关模块导通所述第一不动端与所述第二连接端。5.根据权利要求2所述的装置，其特征在于，所述主控芯片还包括:控制端；所述控制端，与第一开关模块电连接且与所述第二开关模块电连接；所述主控芯片，用于在接收完成所述第一数字信号时，向所述控制端发送控制信号；所述控制端，用于在接收到所述控制信号后，控制所述第一开关模块断开所述第一不动端与所述第一连接端，并控制所述第一开关模块导通所述第一不动端与所述第二连接端，并控制所述第二开关模块断开所述第二不动端与所述第四连接端，并控制所述第二开关模块导通所述第二不动端与所述第三连接端。6.根据权利要求2至5任一项所述的装置，其特征在于，所述主控芯片，还用于获取第二处理时间T2,所述第二处理时间T2为接收所述第一数字信号的时刻与向所述发送电路模块发送所述第三模拟信号的时刻之间的差值;还用于判断所述第二处理时间T2与所述第一处理时间T1之间的时间差值是否小于预设值，是则确定所述电路延时自检测装置与所述应答装置之间的通信数据未被劫持。7.—种电路延时自检测装置，其特征在于，所述装置包括:主控芯片、第一通信接口、第一开关模块、接收电路t吴块和调制模块，其中，所述主控芯片至少包括:第一信号输出端和信号输入端；所述第一开关模块包括:第一不动端、第一连接端和第二连接端；所述调制模块至少包括:调制信号输入端和已调信号输出端；所述调制信号输入端与所述第一信号输出端电连接；所述第一不动端与所述接收电路模块电连接;所述第一连接端与所述第一通信接口电连接;所述第二连接端与所述已调信号输出端电连接；所述第一通信接口，用于在所述第一不动端与所述第一连接端导通时，接收第一模拟信号，并向所述接收电路模块发送所述第一模拟号；所述接收电路模块，用于接收所述第一模拟信号，并对所述第一模拟信号进行第一处理生成第一数字信号，并向所述主控芯片的信号输入端发送所述第一数字信号；所述主控芯片，用于接收所述第一数字信号，并向所述调制模块发送所述第一数字信号；所述第一开关模块，用于在所述主控芯片接收完成所述第一数字信号时，断开所述第一不动端与所述第一连接端，并导通所述第一不动端与所述第二连接端；所述调制模块，用于接收所述第一数字信号，并对所述第一数字信号进行调制生成第二模拟信号，并通过所述已调信号输出端向所述接收电路模块发送所述第二模拟信号；所述接收电路模块，还用于接收所述第二模拟信号并对所述第二模拟信号进行第一处理生成第二数字信号，所述第二数字信号与所述第一数字信号为相同的信号；所述主控芯片，还用于接收所述第二数字信号，并获取第一处理时间T1，所述第一处理时间T1为接收所述第二数字信号的时刻与发送所述第一数字信号的时刻之间的差值，并确定所述接收电路模块的电路延时为所述第一时间差T1。8.根据权利要求7所述的装置，其特征在于，所述装置还包括:第二开关模块、发送电路模块和第二通信接口，其中，所述第二开关模块包括:第二不动端、第三连接端和第四连接端；所述第二连接端与所述已调信号输出端电连接具体包括:所述第二连接端与所述第三连接端电连接;所述第三连接端与所述第二不动端导通;所述第二不动端与所述已调信号输出端电连接；所述第四连接端与所述发送电路模块电连接；所述第二开关模块，用于在所述主控芯片接收第一数字信号之前，导通所述第二不动端与所述第四连接端，还用于在所述主控芯片接收到所述第一数字信号之后，断开所述第二不动端与所述第四连接端，并导通所述第二不动端与所述第三连接端；所述主控芯片，还用于在所述第一通信接口接收第一模拟信号之前，向所述调制模块发送第三数字信号；__所述调制模块，还用于接收所述第三数字信号，并对所述第三数字信号进行调制生成第三模拟信号，并向所述发送电路模块发送所述第三模拟信号；__所述发送电路模块，用于接收所述第三模拟信号并对所述第三模拟信号进行第三处理生成第四模拟信号，并通过所述第二通信接口向外发送第四模拟信号，其中，所述第一模拟信号为接收所述第四模拟信号的应答装置对所述第四模拟信号进行第四处理生成的。9.根据权利要求7所述的装置，其特征在于，所述主控芯片还包括:控制端；所述控制端与所述第一开关模块电连接；所述主控芯片，用于在接收完成所述第一数字信号时，向所述控制端发送控制信号；所述控制端，用于在接收到所述控制信号后，控制所述第一开关模块断开所述第一不动端与所述第一连接端，并控制所述第一开关模块导通所述第一不动端与所述第二连接端。10.根据权利要求8所述的装置，其特征在于，所述主控芯片还包括:控制端；所述控制端，与所述第一开关模块电连接且与所述第二开关模块电连接；所述主控芯片，用于在接收完成所述第一数字信号时，向所述控制端发送控制信号；所述控制端，用于在接收到所述控制信号后，控制所述第一开关模块断开所述第一不动端与所述第一连接端，并控制所述第一开关模块导通所述第一不动端与所述第二连接端，并控制所述第二开关模块断开所述第二不动端与所述第四连接端，并控制所述第二开关模块实现所述第二不动端与所述第三连接端导通。11.根据权利要求8或10所述的装置，其特征在于，所述主控芯片，还用于获取第二处理时间T2,所述第二处理时间T2为接收所述第一数字信号的时刻与向所述调制模块发送所述第三数字信号的时刻之间的差值;还用于判断所述第二处理时间T2与所述第一处理时间T1之间的时间差值是否小于预设值，是则确定所述电路延时自检测装置与所述应答装置之间的通信数据未被劫持。12.—种电路延时自检测系统，其特征在于，所述系统包括:所述权利要求6或11所述的电路延时自检测装置和应答装置；所述应答装置，用于接收所述第四模拟信号，并对所述第四模拟信号进行第四处理生成所述第一模拟信号，并向所述电路延时自检测装置的第一通信接口发送所述第一模拟信号。13.根据权利要求12所述的系统，其特征在于，所述应答装置，还用于获取第三处理时间T3,所述第三处理时间T3为向电路延时自检测装置的第一通信接口发送第一模拟信号的时刻与接收所述第四模拟信号的时刻之间的差值；所述预设值大于所述第三处理时间T3。

百度查询： 天地融科技股份有限公司 电路延时自检测装置和系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD