申请/专利权人：索尼公司

申请日：2015-10-29

公开（公告）日：2020-09-18

公开（公告）号：CN107113387B

主分类号：H04N5/376(20060101)

分类号：H04N5/376(20060101);H01L27/146(20060101);H04N5/341(20060101);H04N5/3745(20060101)

优先权：["20141112 JP 2014-229758"]

专利状态码：有效-授权

法律状态：2020.09.18#授权;2017.11.17#实质审查的生效;2017.08.29#公开

摘要：本发明涉及能够提高芯片的理论产率的固态成像装置和电子设备。像素阵列由布置成矩阵的多个像素形成。驱动控制单元是针对所述像素阵列中布置的多个像素行而设置的。所述驱动控制单元进行操作以同时地驱动所述多个像素行中包括的像素。本发明可应用于针对像素阵列中的每列设置有多个AD转换器的CMOS图像传感器。

主权项：1.一种固态成像装置，其包括：像素阵列，其由布置成矩阵的多个像素形成；以及驱动控制单元，其是针对每多个像素行而设置的并且被构造成同时地驱动所述多个像素行中包含的像素；第一多个控制线，所述第一多个控制线电连接在所述驱动控制单元和所述多个像素行中的第一像素行之间；以及第二多个控制线，所述第二多个控制线电连接在所述第一多个控制线和所述多个像素行中的第二像素行之间，所述第二像素行是与所述第一像素行不同的行，其中，所述驱动控制单元向所述第一多个控制线提供信号，以同时地驱动所述第一像素行和所述第二像素行中包含的像素。

全文数据：固态成像装置及电子设备技术领域[0001]本发明涉及固态成像装置和电子设备，并且更特别地涉及能够提高芯片的理论产率theoreticalyield的固态成像装置和电子设备。背景技术[0002]己经存在如下固态成像装置:各固态成像装置具有针对像素阵列中的各列设置的数字模拟AD转换器电路例如，参见专利文献1。[0003]在具有这种构造的固态成像装置中，垂直选择电路被设计为针对像素阵列中的各行进行操作。[0004]引用列表[0005]专利文献[0006]专利文献1:日本专利申请特开第2013-55589号发明内容[0007]本发明要解决的问题[0008]然而，在上述构造中，当同时地驱动多个像素列中的像素时，与各个像素行相对应的垂直选择电路同时执行类似的操作。[0009]本发明是针对这种情况而提出的，并旨在提高芯片的理论产率。[0010]问题的解决方案[0011]本发明的一个方面的固态成像装置包括:像素阵列，其由布置成矩阵的多个像素形成；以及驱动控制单元，其针对像素行的组而设置并进行操作以同时地驱动所述像素行的组中包括的像素。[0012]所述驱动控制单元可针对共用像素行的组设置，并且进行操作以同时地驱动所述共用像素行的组中的每个共用像素。[0013]所述固态成像装置还可包括驱动器，所述驱动器针对各共用像素行的组而设置并根据从所述驱动控制单元提供的信号驱动所述共用像素行的组中每个共用像素。[0014]所述驱动控制单元可向所述驱动器提供用于驱动用于构成所述共用像素的各像素中的至少一者的信号。[0015]所述固态成像装置还可包括:选择电路，其针对每个共用像素行而设置并确定是否输出来自所述驱动控制单元的信号；以及驱动器，其针对每个共用像素行而设置并根据来自所述选择电路的所述信号驱动所述共用像素行中的每个共用像素。[0016]所述选择电路可向所述驱动器提供用于驱动用于构成所述共用像素的各个像素中的至少一者的信号。[0017]所述驱动控制单元可将所述信号提供至所述共用像素行的组中包括的所述共用像素行的所述选择电路以及另一所述共用像素行的组中包括的共用像素行的所述选择电路。[0018]所述固态成像装置还可包括驱动器，所述驱动器针对各像素行的组而设置并根据从所述驱动控制单元提供的信号同时地驱动所述像素行的组中的各个像素。[0019]所述固态成像装置还可包括:选择电路，其针对每个像素行设置并确定是否输出来自所述驱动控制单元的信号；以及驱动器，其针对每个像素行设置并根据来自所述选择电路的所述信号驱动所述像素行中的每个像素，在该固态成像装置中，所述驱动控制单元可将所述信号提供至所述像素行的组中包括的所述像素行的所述选择电路以及另一像素行的组中包括的像素行的所述选择电路。[0020]所述固态成像装置还可包括AD转换器，所述AD转换器针对所述像素阵列中的每列设置，所述AD转换器的数量等于将要通过所述驱动控制单元的操作而被同时地驱动的所述像素行的数量。[0021]所述固态成像装置可具有通过如下方式形成的层叠结构:层叠在内部形成有所述像素阵列的第一基板和在内部形成有包括所述驱动控制单元的电路的第二基板。[0022]本发明的一个方面的电子设备包括固态成像装置，所述固态成像装置包括:像素阵列，其由布置成矩阵的多个像素形成；以及驱动控制单元，其针对各像素行的组而设置并同时地驱动所述像素行的组中的每个像素。[0023]在本发明的一个方面中，在由布置成矩阵的像素形成的像素阵列中，一组像素行中的各个像素被同时地驱动。[0024]本发明的效果[0025]根据本发明的一个方面，能够提高芯片的理论产率。附图说明[0026]图1是CMOS图像传感器的典型构造示例的框图。[0027]图2是示出了像素的构造示例的电路图。[0028]图3是用于说明像素的同时驱动的示图。[0029]图4是示出了常规垂直选择电路的构造示例的框图。[0030]图5是示出了本发明的垂直选择电路的构造示例的框图。[0031]图6是示出了本发明的垂直选择电路的另一构造示例的框图。[0032]图7是示出了像素读取的各示例的示图。[0033]图8是示出了像素读取的示例的示图。[0034]图9是示出了根据本发明的垂直选择电路的又一构造示例的框图。[0035]图10是示出了根据本发明的垂直选择电路的又一构造示例的框图。[0036]图11是用于说明CMOS图像传感器的基板的构造示例的示图。[0037]图12是示出了根据本发明的电子设备的构造示例的框图。具体实施方式[0038]下面参考附图说明本发明的实施例。[0039]〈CMOS图像传感器的构造示例〉[0040]图1是互补金属氧化物半导体CMOS图像传感器的典型构造示例的示图。图1所示的CMOS图像传感器11是应用了本发明的固态成像装置的示例。当然，本发明也可应用于具有其它构造的图像传感器。[0041]CMOS图像传感器11包括像素阵列21、垂直选择电路22和AD转换器23-1和23-2。这些部件形成在附图中未示出的半导体基板芯片）上。[0042]在CMOS图像传感器11中，对入射在像素阵列21上的光进行光电转换，且从由垂直选择电路22驱动的像素阵列21的各个像素读取像素信号。然后，由AD转换器23-1和23-2对读取的像素信号模拟信号进行AD转换，且输出与入射光相对应的数字数据。[0043]像素阵列21由布置成矩阵的单元像素51形成。每个单元像素51包括诸如光电二极管等光电转换元件。可以适当地设定布置在像素阵列21中的单元像素51的数量，且可以适当地设定行数和列数。在下面的说明中，单元像素51将被简称为像素51。[0044]垂直选择电路22逐行地驱动像素阵列21中的各个像素51。具体地，垂直选择电路22同时驱动多个像素行的像素51。形成有从垂直选择电路22延伸至像素阵列21中的各个行的控制线未示出）。[0045]AD转换器23-1和23-2对从像素阵列21中的各列的各个像素51读取的模拟像素信号执行AD转换。AD转换器23-1和23-2包括针对像素阵列21中的各列设置的列AD转换器电路。[0046]在常规像素阵列中，针对每列设置有用于将像素信号提供至列AD转换器电路的垂直信号线。在像素阵列21的情况下，针对每列设置有两条垂直信号线。于是，一列的像素以预定行数的间隔交替地连接到这两条垂直信号线。输出至各条垂直信号线的像素信号被提供至AD转换器23-1和23-2中的各个列AD转换器电路。[0047]〈像素的构造示例〉[0048]现参考图2，说明布置在像素阵列21中的像素51的构造示例。注意，在像素阵列21中设计有由两个垂直对齐的像素和两个水平对齐的像素构成的四个像素51共用结构。[0049]每个像素51包括作为光电转换单元的光电二极管PD61、传输晶体管62、浮动扩散部FD63、复位晶体管64、放大晶体管65和选择晶体管66。在这些部件中，FD63、复位晶体管64、放大晶体管65和选择晶体管66被四个像素51共用。[0050]在每个像素51中，PD61的阳极接地，且PD61的阴极连接到传输晶体管62的源极。各个像素51的传输晶体管62的漏极连接到单个放大晶体管65的栅极，且该连接点形成FD630[0051]复位晶体管64连接在预定电源与FD63之间。放大晶体管65的漏极连接到预定电源，且放大晶体管65的源极连接到选择晶体管66的漏极。选择晶体管66的源极连接到垂直信号线71。[0052]驱动信号TRG、RST和SEL经由控制线被从垂直选择电路22被提供至四个传输晶体管62、复位晶体管64和选择晶体管66的栅极。[0053]〈像素的读取〉[0054]现参考图3,说明如上所述地共用的像素的像素信号的读取。[0055]图3示出了图1所示的CMOS图像传感器11中的被虚线框P包围的部分的特定构造。[0056]在图3所示的共用像素列中，各个共用像素以一个共用像素行的间隔交替地连接至两条垂直信号线71-1和71-2。[0057]具体地，共用像素SP1和SP3连接到垂直信号线71-1。从共用像素SP1和SP3输出至垂直信号线71-1的像素信号被提供至由比较单元和计数器等未示出）形成的列AD转换器电路72-1。列AD转换器电路72_1设置在AD转换器23-1中。[0058]同时，共用像素SP2和SP4连接到垂直信号线2。从共用像素SP2和SP4输出至垂直信号线71_2的像素信号被提供至由比较单元和计数器等未示出）形成的列AD转换器电路72-2。列AD转换器电路72_2设置在AD转换器23-2中。[0059]在这种构造中，两个共用像素行的共用像素被同时地驱动。例如，在某一时间，同时地驱动包含共用像素SP1的共用像素行和包含共用像素SP2的共用像素行的共用像素。在另一时间，也同时地驱动包含共用像素SP3的共用像素行和包含共用像素SP4的共用像素行的共用像素。[0060]在这种情况下，在垂直选择电路22中，与将要被同时驱动的各个共用像素行相对应的部件同时执行类似的操作。[0061]〈常规垂直选择电路的构造示例〉[0062]图4示出了常规垂直选择电路的特定构造示例。[0063]在图4所示的垂直选择电路22中，驱动控制电路111、电平移位器112和驱动器113被设置为用于驱动各个共用像素行的共用像素的部件。[0064]驱动控制电路111由移位寄存器等形成。每个驱动控制电路111将用于驱动对应共用像素行中包含的共用像素具体地，构成共用像素的四个像素中的至少一者的信号提供至电平移位器112。[0065]电平移位器112根据驱动器113的功能对来自驱动控制电路111的信号的电平进行转换，并将该信号提供至驱动器113。[0066]根据来自电平移位器112的信号，驱动器113将驱动信号TRG、RST和SEL经由控制线提供至对应共用像素行的共用像素。在图4所示的示例中，与用于形成每个共用像素的像素51的数量相对应的四条控制线被形成为用于提供驱动信号TRG的控制线。[0067]应当理解，在下面的说明中，适当地，由驱动控制电路hi和电平移位器112组合而成的部件将被称为驱动控制单元。然而，在驱动控制电路111被设计成包括电平移位器112的情况下，驱动控制单元仅指驱动控制电路111。[0068]在图4中，在同时地驱动第n-1共用像素行和第n共用像素行的共用像素的情况下，与各个共用像素行相对应的驱动控制单元驱动控制电路111和电平移位器112和驱动器113同时执行类似的操作。[0069]〈本发明的垂直选择电路的构造示例〉[0070]图5示出了本发明的垂直选择电路的特定构造示例。应当注意，下面将不对图5所示的构造与图4所示的构造的相同部件进行说明。[0071]在图5所示的垂直选择电路22中，驱动控制单元是针对每两个共用像素行设置的，并进行操作以同时地驱动所述两个共用像素行的各个共用像素。于是，驱动器113也是针对每两个共用像素行设置的，并根据来自驱动控制单元的信号同时地驱动两个共用像素行的各个共用像素。此时，驱动控制单元将用于驱动各像素51用于构成将被驱动的当前共用像素之中的各者）中的至少一者的信号提供至驱动器113。[0072]如上所述，图4所示的构造中的同时执行类似操作的驱动控制单元和驱动器113被组合到图5所示的构造中的被第n-l共用像素行和第n共用像素行共用的驱动控制单元和驱动器113中。[0073]在上述构造中，驱动控制单元和驱动器是针对将被同时驱动的每组共用像素行而设置的。因此，可以将垂直选择电路缩小至比针对每个共用像素行设置驱动控制单元和驱动器的构造中的垂直选择电路更小的面积。在此情况下，可以减少要在垂直选择电路与像素阵列之间形成的控制线的数量。因此，也能够缩小控制线的布线区域的面积。因此，能够提高芯片的理论产率。[0074]而且，在上述构造中，垂直选择电路的电路尺寸能够被制造得更小，因此，还能够减小垂直选择电路的电力消耗。[0075]应当注意，能够通过增大共用驱动控制单元和驱动器的共用像素行的数量来提高上述效果。[0076]〈本发明的垂直选择电路的另一构造〉[0077]图6示出了本发明的垂直选择电路的另一构造示例。应当注意，下面将不对图6所示的构造与图5所示的构造的相同部件进行说明。[0078]在图6所述的垂直选择电路22中，驱动控制单元是针对每两个共用像素行设置的。同时，驱动器113是针对每个共用像素行设置的并且驱动单个共用像素行的各个共用像素。[0079]在图6所示的垂直选择电路22中，在驱动控制单元（电平移位器112与驱动器113之间还设置有多路复用器211。多路复用器211是针对每个共用像素行设置的，并被形成为用于确定是否输出来自驱动控制单元的信号的选择电路。即，多路复用器211在选择输出目的地之后向驱动器113提供从驱动控制单元提供的被设计用来驱动各像素51其用于构成要驱动的当前共用像素中的每者）中的至少一者的信号。[0080]应当注意，驱动控制单元被设计成将信号提供至某两个共用像素行中包括的共用像素行的多路复用器211以及另一两个共用像素行中包括的共用像素行的多路复用器211。例如，第n行的驱动控制单元被连接为将信号提供至第n-1共用像素行和第n共用像素行的各个多路复用器211以及第n+1共用像素行的多路复用器211。[0081]即，第n行的驱动控制单元可以驱动第n-1共用像素行、第n共用像素行和第n+1共用像素行的像素。[0082]应当注意，第n-1共用像素行被设计成也被第n-2行的驱动控制单元驱动，且第n+1共用像素行被设计成也被第n+2行的驱动控制单元驱动。[0083]在上述构造中，驱动控制单元是针对每组共用像素行设置的。因此，可以将垂直选择电路缩小至比针对每个共用像素行设置驱动控制单元的构造中的垂直选择电路更小的面积。由此，能够提高芯片的理论产率，且垂直选择电路的电路尺寸能够被制造得更小。因此，还能够减小垂直选择电路的电力消耗。[0084]另外，在驱动控制单元与驱动器之间设置有多路复用器。因此，可以使得读取像素的自由度高于图5所示的构造中的自由度。[0085]具体地，如图7的A和图7的B所示，读取用于构成共用像素SPn-1和SPn的各者的四个像素中的左上像素，或者读取用于构成共用像素SPn-1和SPn的各者的四个像素中的右下像素。以此方式，可以执行沿垂直方向的加运算读取additionreading。另外，如图7的C所示，读取用于构成共用像素SPn-1的四个像素中的右上像素以及用于构成共用像素SPn的四个像素中的左下像素。以此方式，可以执行沿对角线方向的加运算读取。同样地，如图7的D所示，读取用于构成共用像素SPn-l的四个像素中的左下像素以及用于构成共用像素SPn的四个像素中的右上像素。以此方式，可以执行沿对角线方向的加运算读取。[0086]可替代地，如图8所示，仅读取共用像素SPn-2、共用像素SPn-1、共用像素SPn、共用像素SPn+1和共用像素SPn+2之中的用于构成共用像素SPn-1和SPn+1的像素。以此方式，可以执行稀疏读取decimationreading〇[0087]由于多路复用器如上所述地设置在驱动控制单元与驱动器之间，所以可以执行复杂的加运算模式的读取或稀疏读取。[0088]而且，在上述构造中，驱动控制单元是针对每两个共用像素行设置的。然而，也可以针对三个以上的共用像素行的各组设置驱动控制单元。[0089]在此情况下，针对像素阵列中的每列设置有与将要通过驱动控制单元的操作而被同时驱动的共用像素行的数量相同的数量的AD转换器。[0090]而且，在上述构造中，驱动控制单元是针对各组共用像素行设置的。然而，像素阵列21中的像素51可以不构成共用像素，且可以针对各组像素行设置驱动控制单元。[0091]〈本发明的垂直选择电路的又一构造示例〉[0092]图9示出了本发明的垂直选择电路的又一构造示例。应当注意，下面将不对图9所示的构造与图5所示的构造的相同部件进行说明。[0093]在图9所示的垂直选择电路22中，驱动控制单元是针对每两个像素行设置的，并进行操作以同时地驱动两个像素行的各个像素。于是，驱动器U3也是针对每两个像素行设置的，并根据来自驱动控制单元的信号同时地驱动两个像素行的各个像素。此时，驱动控制单元将用于驱动将被驱动的当前像素51的信号提供至驱动器113。[0094]如上所述，在图9所示的构造中，驱动控制单元和驱动器113被第n-1像素行和第n像素行共用。[0095]在上述构造中，驱动控制单元和驱动器是针对要被同时驱动的每组像素行设置的。因此，能够将垂直选择电路缩小至比在针对每个像素行设置驱动控制单元和驱动器的构造中的垂直选择电路更小的面积。在此情况下，还能够减少将在垂直选择电路与像素阵列之间形成的控制线的数量。因此，也能够缩小控制线的布线区域的面积。因此，能够提高芯片的理论产率。[0096]而且，在上述构造中，垂直选择电路的电路尺寸可被制造得更小，因此，还能够减小垂直选择电路的电力消耗。[0097]图10图示了本发明的垂直选择电路的又一构造示例。应当注意，下面将不对图10所示的构造与图9所示的构造的相同部件进行说明。[0098]在图10所示的垂直选择电路22中，驱动控制单元驱动控制电路111和电平移位器112是针对每两个像素行设置的。同时，驱动器113是针对每个像素行设置的，并驱动单个像素行的各个像素。[0099]在图10所示的垂直选择电路22中，在驱动控制单元电平移位器112与驱动器113之间还设置有多路复用器211。多路复用器211是针对每个像素行设置的，并在选择输出目的地之后向驱动器113提供从驱动控制单元提供的用于驱动将被驱动的各个当前像素51的信号。[0100]应当注意，驱动控制单元被设计成将信号提供至某两个像素行中包括的像素行的多路复用器211以及另外两个像素行中包括的像素行的多路复用器211。例如，第n行的驱动控制单元被连接为将信号提供至第n-1像素行和第n像素行的各个多路复用器211以及第n+1像素行的多路复用器211。[0101]即，第n行的驱动控制单元可以驱动第n-1像素行、第n像素行和第n+1像素行的像素。[0102]应当注意，第n-1像素行被设计成也被第n-2行的驱动控制单元驱动，且第n+1像素行被设计成也被第n+2行的驱动控制单元驱动。[0103]在上述构造中，驱动控制单元是针对每组像素行设置的。因此，可以将垂直选择电路缩小至比在针对每个像素行设置驱动控制单元的构造中的垂直选择电路更小的面积。由此，能够提高芯片的理论产率，且垂直选择电路的电路尺寸能够被制造得更小。因此，还能够减小垂直选择电路的电力消耗。[0104]而且，在上述构造中，驱动控制单元是针对每两个像素行设置的。然而，也可以针对三个以上的共用像素行的各组而设置驱动控制单元。[0105]在此情况下，针对像素阵列中的各列设置有与将要通过驱动控制单元的操作而被同时驱动的共用像素行的数量相同的数量的AD转换器。[0106]〈固态成像装置的基板的构造示例〉[0107]如图11的A所示，图1所示的CMOS图像传感器11具有如下构造:其中，在单个半导体基板501上形成有在内部布置有像素阵列21的像素区域511、用于控制像素51的控制电路512以及包括用于像素信号的信号处理电路的逻辑电路513。[0108]然而，如图11的B所示，CMOS图像传感器11可由如下层叠结构形成:在该层叠结构中，在内部形成有像素区域511和控制电路512的第一半导体基板531以及在内部形成有逻辑电路513的第二半导体基板532被层叠。第一半导体基板531和第二半导体基板532例如通过通孔或Cu-Cu金属接合被电连接。[0109]可替代地，如图11的C所示，CMOS图像传感器11可由如下层叠结构形成:在该层叠结构中，在内部形成有像素区域511的第一半导体基板541以及在内部形成有控制电路512和逻辑电路513的第二半导体基板542被层叠。第一半导体基板541和第二半导体基板542例如通过通孔或Cu-Cu金属接合被电连接。[0110]图11的A至图11的C所示的基板结构中的一者可用作上述实施例的CMOS图像传感器11〇[0111]特别地，如图11的B和图11的C所示地，在垂直选择电路22形成在与形成像素区域511的基板不同的基板中的情况下，可以减少将垂直选择电路22连接至各个像素列的通孔的数量。因此，能够缩小垂直选择电路的面积并且能够提高芯片的理论产率。[0112]〈电子设备的构造示例〉[0113]图12是示出了应用了本发明的成像装置的典型构造示例的示图。图12所示的成像装置601是对物体进行成像并输出物体的图像作为电信号的装置。[0114]如图12所示，成像装置601包括透镜单元611、CM0S传感器612、操作单元614、控制单元615、图像处理单元616、显示单元617、编解码CODEC处理单元618和记录单元619。[0115]透镜单元611由诸如透镜和光圈等光学系统元件形成。在控制单元615的控制下，透镜单元611调整物体上的焦点，收集来自被对焦的位置的光并将收集的光提供至CMOS传感器612。[0116]CMOS传感器612是对物体进行成像的图像传感器。在控制单元615的控制下，CMOS传感器612对入射光进行光电转换，并对各个像素的像素值进行AD转换，以物体的图像数据（拍摄的图像数据）。在控制单元615的控制下，CMOS传感器612将通过成像获得的拍摄图像数据提供至图像处理单元616。[0117]操作单元614由JogDial商标名称）、按键、按钮和触摸屏等形成，接收用户的操作输入并将根据输入的操作的信号提供至控制单元615。[0118]根据与从操作单元614输入的用户的操作相对应的信号，控制单元615控制透镜单元611、CM0S传感器612、图像处理单元616、显示单元617、编解码处理单元618和记录单元619的驱动，并使各个部件执行与成像相关的处理。[0119]图像处理单元616对从CMOS传感器612提供的图像信号执行诸如黑电平校正、颜色混合校正、缺陷校正、去马赛克demosaicing、矩阵处理、伽马校正和YC转换等各种图像处理。可以执行任何适当的处理以作为该图像处理，且可以执行除上述处理之外的处理。然后，图像处理单元616向显示单元617和编解码处理单元618提供经过图像处理的图像信号。[0120]显示单元617例如被设计为液晶显示器，并根据来自图像处理单元616的图像信号显示物体的图像。[0121]编解码处理单元618对来自图像处理单元616的图像信号执行根据预定方法的编码处理，并将通过编码处理获得的图像数据提供至记录单元619。[0122]记录单元619记录从编解码处理单元618提供的图像数据。必要时，通过图像处理单元616来读取记录在记录单元619中的图像数据，并将读取的图像数据提供至显示单元617以显示对应的图像。[0123]成像装置601的CMOS传感器612具有与上面参考图1说明的CMOS图像传感器11的构造相同的构造。即，在CMOS传感器612中，能够缩小垂直选择电路的面积，且因此，成像装置601的尺寸能够被制造得更小。[0124]而且，包括应用了本发明的图像传感器的成像装置不一定具有上述构造，并可以具有一些其它构造。[0125]另外，应当注意，本发明的实施例不限于上述实施例，且可以在不偏离本发明的范围的情况下对本发明的实施例进行各种修改。[0126]另外，本发明还可以在下述的构造中实现。[0127]1[0128]一种固态成像装置，其包括：[0129]像素阵列，其由布置成矩阵的多个像素形成；以及[0130]驱动控制单元，其是针对各个像素行组而设置的并且被构造成同时地驱动所述像素行组中包含的像素。[0131]⑵[0132]如（1所述固态成像装置，其中，所述驱动控制单元是针对各共用像素行组而设置的，并且进行操作以同时地驱动所述共用像素行组中的各共用像素。[0133]⑶[0134]如⑵所述固态成像装置，其还包括：[0135]驱动器，其是针对各所述共用像素行组而设置的，并被构造成根据来自所述驱动控制单元的信号驱动所述共用像素行组中的各共用像素。[0136]⑷[0137]如3所述固态成像装置，其中，所述驱动控制单元向所述驱动器提供用于驱动用于构成所述共用像素的像素中的至少一者的信号。[0138]⑸[0139]如⑵所述固态成像装置，其还包括：[0M0]选择电路，其是针对各共用像素行而设置的并且被构造用来确定是否输出来自所述驱动控制单元的信号；以及[0141]驱动器，其是针对各共用像素行而设置的并且被构造用来根据来自所述选择电路的所述信号驱动所述共用像素行中的各共用像素。[0142]⑹[0143]如5所述的固态成像装置，其中，所述选择电路向所述驱动器提供用于驱动用于构成所述共用像素的各个像素中的至少一者的信号。[0144]7[0145]如6所述的固态成像装置，其中，所述驱动控制单元将所述信号提供至所述共用像素行组中包括的所述共用像素行的所述选择电路以及另一所述共用像素行组中包括的所述共用像素行的所述选择电路。[0146]⑻[0147]如⑴所述的固态成像装置，其还包括：[0148]驱动器，其是针对各像素行组而设置的并且被构造成根据来自所述驱动控制单元的信号同时地驱动所述像素行组中的各个像素。[0149]⑼[0150]如⑴所述的固态成像装置，其还包括：[0151]选择电路，其是针对各像素行设置的并且被构造用来确定是否输出来自所述驱动控制单元的信号；以及[0152]驱动器，其是针对各所述像素行设置的并且被构造用来根据来自所述选择电路的所述信号驱动所述像素行中的各像素，[0153]其中，所述驱动控制单元将所述信号提供至所述像素行组中包括的所述像素行的所述选择电路以及另一共用像素行组中包括的所述像素行的所述选择电路。[0154]10[0155]如⑴至⑼中任一项所述的固态成像装置，其还包括：[0156]AD转换电路，其是针对所述像素阵列中的各列而设置的，所述AD转换电路的数量等于将要通过所述驱动控制单元的操作而被同时地驱动的所述像素行的数量。[0157]11[0158]如（1至（10中任一项所述的固态成像装置，其中，在内部形成有所述像素阵列的第一基板和在内部形成有包括所述驱动控制单元的电路的第二基板被层叠以形成层叠结构。[0159]12[0160]—种电子设备，其包括：[0161]固态成像装置，其包括：[0162]像素阵列，其由布置成矩阵的多个像素形成；以及[0163]驱动控制单元，其是针对各像素行组设置的并且被构造用于同时地驱动所述像素行组中的各个像素。[0164]附图标记列表[0165]11CM0S图像传感器21像素阵列[0166]22垂直选择电路23-1，23-2AD转换器[0167]51像素111驱动控制电路[0168]112电平移位器113驱动器[0169]211多路复用器531第一半导体基板[0170]532第二半导体基板541第一半导体基板[0171]542第二半导体基板601成像装置[0172]612CM0S传感器

权利要求：1.一种固态成像装置，其包括：像素阵列，其由布置成矩阵的多个像素形成；以及驱动控制单元，其是针对每多个像素行而设置的并且被构造成同时地驱动所述多个像素行中包含的像素。2.如权利要求1所述固态成像装置，其中，所述驱动控制单元是针对每多个共用像素行而设置的，并且进行操作以同时地驱动所述多个共用像素行中的各共用像素。3.如权利要求2所述固态成像装置，其还包括：驱动器，其是针对每所述多个共用像素行而设置的，并被构造成根据来自所述驱动控制单元的信号驱动所述多个共用像素行中的各共用像素。4.如权利要求3所述固态成像装置，其中，所述驱动控制单元向所述驱动器提供用于驱动用于构成所述共用像素的各像素中的至少一者的信号。5.如权利要求2所述固态成像装置，其还包括：选择电路，其是针对各个共用像素行而设置的并且被构造用来确定是否输出来自所述驱动控制单元的信号；以及驱动器，其是针对各个共用像素行而设置的并且被构造用来根据来自所述选择电路的所述信号驱动所述共用像素行中的各共用像素。6.如权利要求5所述的固态成像装置，其中，所述选择电路向所述驱动器提供用于驱动用于构成所述共用像素的各个像素中的至少一者的信号。7.如权利要求6所述的固态成像装置，其中，所述驱动控制单元将所述信号提供至所述多个共用像素行中包括的所述共用像素行的所述选择电路以及另一所述多个共用像素行中包括的所述共用像素行的所述选择电路。8.如权利要求1所述的固态成像装置，其还包括：驱动器，其是针对各所述多个像素行而设置的并且被构造成根据来自所述驱动控制单元的信号同时地驱动所述多个像素行中的各个像素。9.如权利要求1所述的固态成像装置，其还包括：选择电路，其是针对各像素行设置的并且被构造用来确定是否输出来自所述驱动控制单元的信号；以及驱动器，其是针对各所述像素行设置的并且被构造用来根据来自所述选择电路的所述信号驱动所述像素行中的各像素，其中，所述驱动控制单元将所述信号提供至所述多个像素行中包括的所述像素行的所述选择电路以及另一多个像素行中包括的所述像素行的所述选择电路。10.如权利要求1所述的固态成像装置，其还包括：AD转换电路，其是针对所述像素阵列中的各列而设置的，所述AD转换电路的数量等于将要通过所述驱动控制单元的操作而被同时地驱动的所述像素行的数量。11.如权利要求1所述的固态成像装置，其中，在内部形成有所述像素阵列的第一基板和在内部形成有包括所述驱动控制单元的电路的第二基板被层叠以形成层叠结构。12.一种电子设备，其包括：固态成像装置，其包括：像素阵列，其由布置成矩阵的多个像素形成；以及驱动控制单元，其是针对每多个像素行而设置的并且被构造用于同时地驱动所述多个像素行中的各个像素。

百度查询： 索尼公司 固态成像装置及电子设备

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD