申请/专利权人：北京大学

申请日：2018-12-19

公开（公告）日：2020-10-09

公开（公告）号：CN109728161B

主分类号：H01L45/00(20060101)

分类号：H01L45/00(20060101);H01L27/24(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.10.09#授权;2019.05.31#实质审查的生效;2019.05.07#公开

摘要：本发明公开了一种基于CMOS工艺平台的氧化物忆阻器及其制备方法，在不影响CMOS电路性能和可靠性的前提下，通过专门设计的工艺流程在片上集成性能良好、稳定的忆阻器，解决了忆阻器阵列与传统CMOS电路集成的问题，并可有效解决置位过冲电压和泄露电流的问题。通过本发明的方法可以利用忆阻器的高集成度、低功耗等特性来制作阻变存储芯片，更进一步可利用忆阻器的缓变特性等来实现AI芯片的制作，对未来阻变存储器芯片和基于阻变存储器的AI芯片研究都有着重要的意义。

主权项：1.一种基于CMOS工艺平台的氧化物忆阻器，包括位于传统CMOS电路层上方的上、中、下三个介质层，其中，三个介质层两两之间由金属阻挡层隔开；下方介质层中有两类沟道，沟道内填满金属层，在金属层与沟道壁之间设有黏附层；中间介质层中有两类沟道，分别正对于下方介质层中的两类沟道，两类沟道均填满金属层，在金属层与沟道壁之间设有黏附层，两类沟道的底部黏附层与下方介质层沟道的金属层直接相连；上方介质层中有两类沟道，分别正对于中间介质层的两类沟道，两类沟道均填满金属层，在金属层与沟道壁之间设有黏附层，其中一类沟道的底部黏附层与位于其正下方的中间介质层沟道之间设有阻变层，另一类沟道的底部黏附层与位于其正下方的中间介质层沟道的金属层直接相连；所述基于CMOS工艺平台的氧化物忆阻器通过下述方法制备得到：1在下层CMOS电路层上形成下方介质层；2通过两次光刻和刻蚀在下方介质层中形成两类沟槽，并在两类沟槽内依次生长黏附层和填充金属层，然后抛光表面，获得两类金属通孔；3在上一步中抛光的表面上制备第一金属阻挡层；4在第一金属阻挡层上形成中间介质层；5通过光刻和刻蚀在下层金属通孔上方刻出两类沟槽，刻穿中间介质层和第一金属阻挡层，停止在下方金属层；6在两类沟槽中依次生长黏附层和填充金属层，并抛光表面；7淀积阻变材料并图形化，在一类沟槽上方形成阻变层；8依次形成第二金属阻挡层和上方介质层；9通过光刻和刻蚀在两类沟槽的上方分别刻出较大的沟槽，刻穿上方介质层和第二金属阻挡层，其中一类停止在阻变层，另一类停止在下方金属层；10在两类沟槽中依次生长黏附层和填充金属层，并抛光表面。

全文数据：一种基于CMOS工艺平台的氧化物忆阻器及其制备方法技术领域本发明属于半导体semiconductor、人工智能artificialintelligence和CMOS混合集成电路技术领域，具体涉及一种兼容现有CMOS工艺并与CMOS集成的忆阻器resistiverandomaccessmemory及其制备方法。背景技术近年来，随着人工智能技术的飞速发展，对低功耗、高速度和高并行度的计算资源的需求不断提高，占当前市场主要份额的图形处理器GPU由于成本和功耗方面的限制，已经不能完全满足适用于神经网络加速算法的芯片发展的要求。新兴忆阻器在人工智能领域得到了广泛的关注，人工智能领域中广泛用到神经网络加速算法，其中包括大量的矩阵乘法运算，占用大量计算资源，而阻变存储器阵列可以非常高效地解决矩阵乘法运算的问题。忆阻器依靠在不同外加电压激励下实现高阻态“0”状态和低阻态“1”状态之间可逆的状态转换，在撤除电压激励后可以保持高阻态和低阻态，从而实现数据的非易失性存储。如果将忆阻器集成在阵列上，通过在不同阻值的忆阻器单元上加上电压，并收集得到的电流，可以以很低的代价、很高的速度来实现矩阵乘法的功能。但是单独的忆阻器阵列存在置位过冲电压和泄露电流的问题，因此，如何制作MOSFET和忆阻器串联单元1T1R以实现抑制过冲电压和泄露电流便成为了一个急需解决的问题。发明内容本发明提出了一种基于传统CMOS工艺实现的MOSFET和氧化物忆阻器串联单元1T1R与逻辑引出孔结构及其制备方法，通过专门设计的工艺流程在不影响CMOS电路性能和可靠性的前提下，在片上集成性能良好、稳定的忆阻器，这一结构解决了忆阻器阵列与传统CMOS电路集成的问题，并可有效解决置位过冲电压和泄露电流的问题。本发明采用的技术方案如下：一种基于CMOS工艺平台的氧化物忆阻器或其阵列，包括位于传统CMOS电路层上方的上、中、下三个介质层，其中，三个介质层两两之间由金属阻挡层隔开；下方介质层中有两类沟道，沟道内填满金属层，在金属层与沟道壁之间设有黏附层；中间介质层中有两类沟道，分别正对于下方介质层中的两类沟道，两类沟道均填满金属层，在金属层与沟道壁之间设有黏附层，两类沟道的底部黏附层与下方介质层沟道的金属层直接相连；上方介质层中有两类沟道，分别正对于中间介质层的两类沟道，两类沟道均填满金属层，在金属层与沟道壁之间设有黏附层，其中一类沟道的底部黏附层与位于其正下方的中间介质层沟道之间设有阻变层，另一类沟道的底部黏附层与位于其正下方的中间介质层沟道的金属层直接相连。上述基于CMOS工艺平台的氧化物忆阻器或其阵列中，下方介质层中的沟道由位于下方的小通孔和位于上方的大通孔两部分构成。上述基于CMOS工艺平台的氧化物忆阻器或其阵列中，中间和上方介质层的厚度均优选为100～500nm，黏附层的厚度优选为1～10nm，金属阻挡层的厚度优选为5～50nm，阻变层的厚度优选为1～50nm。所述阻变层由单层或多层复合材料薄膜组成，通常为金属和金属氧化物的复合材料薄膜。本发明还提供了上述基于CMOS工艺平台的氧化物忆阻器或其阵列的制备方法，包括以下步骤：1在下层CMOS电路层上形成下方介质层；2通过两次光刻和刻蚀在下方介质层中形成两类沟槽，并在两类沟槽内依次生长黏附层和填充金属层，然后抛光表面，获得两类金属通孔；3在上一步中抛光的表面上制备第一金属阻挡层；4在第一金属阻挡层上形成中间介质层；5通过光刻和刻蚀在下层金属通孔上方刻出两类沟槽，刻穿中间介质层和第一金属阻挡层，停止在下方金属层；6在两类沟槽中依次生长黏附层和填充金属层，并抛光表面；7淀积阻变材料并图形化，在一类沟槽上方形成阻变层；8依次形成第二金属阻挡层和上方介质层；9通过光刻和刻蚀在两类沟槽的上方分别刻出较大的沟槽，刻穿上方介质层和第二金属阻挡层，其中一类停止在阻变层，另一类停止在下方金属层；10在两类沟槽中依次生长黏附层和填充金属层，并抛光表面。上述方法制备的氧化物忆阻器或其阵列位于传统CMOS电路层之上，基于传统CMOS工艺实现MOSFET和氧化物忆阻器串联单元1T1R与逻辑引出孔结构，后续进行外围电路互连以及封装，完成阻变存储芯片的制备。优选的，上述步骤3制备的第一金属阻挡层和步骤8制备的第二金属阻挡层的材料为能有效阻止金属层扩散的材料，如Ta、Co、SiN、TaN、TiW等，可以通过化学气相淀积CVD等方法制备。所述第一金属阻挡层和第二金属阻挡层的厚度均优选为5～50nm。上述步骤4制备的中间介质层和步骤8制备的上方介质层均为低迁移率介质层，其材料优选为绝缘材料，如SiLK、FOx、MSQ、NanoglassHOSP等，可以通过化学气相淀积CVD等方法制备。所述第一介质层和第二介质层的厚度均优选为100～500nm。上述步骤7中所述阻变层由单层或多层复合材料薄膜组成，通常为金属和金属氧化合物的复合材料，包括金属钽和金属氧化物的复合材料，例如：钽和钽的氧化物TaTaOx、钽和铪的氧化物TaHfOx；或是金属钽、其它金属和金属氧化物的复合材料，例如：钽和钛及钽的氧化物TaTiTaOx、钽和钛及铪的氧化物TaTiHfOx、钽和铱及钽的氧化物TaIrTaOx、钽和钨及钽的氧化物TaWTaOx、钽和铱及钛的氧化物TaIrTiOx。在以上金属和金属氧化物的复合材料的金属端可以是多种金属材料或导电性好的金属化合物，包括Cu、Ti、Ta、W、Pt、TiN、TaN等；在以上金属和金属氧化物的复合材料的金属氧化物端可以是多种金属氧化物，包括TiOx、TaOx、WOx、HfOx、AlOx、ZrOx、VOx、NbOx等，形成金属N层过渡金属氧化物，N≥1。阻变层的厚度优选为1～50nm。上述步骤7先采用物理气相淀积PVD、原子层淀积、离子束淀积IBD、热氧化等方法形成阻变薄膜，并进行氧化退火处理；然后利用光刻和反应离子刻蚀RIE的方法对阻变薄膜图形化，得到位于一类沟槽上方的阻变层。上述步骤5和步骤9中优选采用光刻和反应离子刻蚀RIE的方式形成沟槽。上述步骤6和步骤10中，先利用物理气相沉积PVD溅射方法整体生长一层黏附层材料，然后再次利用PVD溅射方法在黏附层上生长一层金属材料，最后利用化学机械抛光CMP来磨平表面。所述金属材料的具体可以是Ag、Au、Al、Cu、W、Pt等。通过上述方法制备的氧化物忆阻器或其阵列也在本发明的保护范围内。本发明采用创新的工艺设计和流程，提出了一种新型的方法来利用传统CMOS工艺，制作与CMOS电路集成的氧化物忆阻器。创新的版图设计和工艺流程设计丰富了忆阻器的制作工艺，使得忆阻器这一新型器件可以与传统电路集成在同一芯片上，可以利用忆阻器的高集成度、低功耗等特性来制作阻变存储芯片，更进一步可利用忆阻器的缓变特性等来实现AI芯片的制作。因此本发明对未来阻变存储器芯片和基于阻变存储器的AI芯片研究都有着重要的意义。附图说明图1至图10为本发明实施例制备忆阻器及其逻辑引出孔的工艺步骤图，分别对应于如下实施步骤：图1显示了步骤1在传统CMOS电路层之上形成金属通孔的结构；图2显示了步骤2在下层金属通孔之上形成金属阻挡层的结构；图3显示了步骤3在金属阻挡层上生长低迁移率介质层的结构；图4显示了步骤4在下层金属通孔上方刻出沟槽的结构；图5显示了步骤5生长黏附层和金属层并抛光磨平表面的结构；图6显示了步骤6淀积阻变层材料并图形化的结构；图7显示了步骤7在阻变层之上生长金属阻挡层的结构；图8显示了步骤8在金属阻挡层上再生长低迁移率介质层的结构；图9显示了步骤9在阻变层上方和下层金属通孔上方刻出沟槽的结构；图10显示了步骤10生长黏附层和金属层并抛光表面的结构。图11为图1～图10的图例说明。具体实施方式下面结合附图和具体实施例，对本发明进行进一步描述。实施例根据下述步骤制备带逻辑引出孔的可集成传统CMOS电路的忆阻器：1在下层传统CMOS电路层之上，利用化学气相淀积CVD生长一层介质层，在介质层上涂上光刻胶，利用RIE干法刻蚀方法介质层中刻出沟槽，停止在下方传统CMOS电路层之上，再利用PVD溅射方法整体生长一层黏附层和金属，然后利用化学机械抛光CMP来磨平表面，如图1所示。介质层材料具体可以是SiLK、FOx、MSQ、NanoglassHOSP等；金属层的材料具体可以是Ag、Au、Al、Cu、W、Pt等。黏附层材料具体可以是Ta、W、Al2O3、TaN、WO2等。2在上一步得到的表面之上，利用化学气相淀积CVD生长一层金属阻挡层，如图2所示，该金属阻挡层的材料具体可以是Ta、Co、SiN、TaN、TiW等。3在金属阻挡层上采用化学气相淀积CVD生长一层低迁移率介质层，如图3所示，所述低迁移率介质层的具体材料可以是SiLK、FOx、MSQ、NanoglassHOSP等。4在介质层上涂上光刻胶，如图4所示，利用反应离子刻蚀RIE干法刻蚀方法在下层金属通孔上方刻出沟槽，刻穿介质层和金属阻挡层，停止在下方金属层。5利用物理气相沉积PVD溅射方法整体生长一层黏附层材料，并再次利用PVD溅射方法在黏附层上生长一层金属材料，然后利用化学机械抛光CMP来磨平表面，如图5所示，黏附层和金属层的材料选择同步骤1。6在上一步磨平的表面利用原子层沉积ALD方式淀积阻变层材料，并利用光刻来图形化，如图6所示，所述阻变层具体材料可采用TaOx、HfOx、SiOx、SrTiO3等。7利用化学气相淀积CVD生长一层金属阻挡层，如图7所示，材料选择同步骤2。8利用化学气相淀积CVD生长一层低迁移率介质层，如图8所示，材料选择同步骤3。9在介质层上涂上光刻胶，如图9所示，利用RIE干法刻蚀方法在阻变层上方刻出两类沟槽，刻穿介质层和金属阻挡层，一类停止在阻变层，另一类停止在下方金属层。10利用PVD溅射方法整体生长一层黏附层材料，并再次利用PVD溅射方法在黏附层上生长一层金属材料，然后利用化学机械抛光CMP来磨平表面，如图10所示，黏附层和金属层的材料选择同步骤1。以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求所述为准。

权利要求：1.一种基于CMOS工艺平台的氧化物忆阻器或其阵列，包括位于传统CMOS电路层上方的上、中、下三个介质层，其中，三个介质层两两之间由金属阻挡层隔开；下方介质层中有两类沟道，沟道内填满金属层，在金属层与沟道壁之间设有黏附层；中间介质层中有两类沟道，分别正对于下方介质层中的两类沟道，两类沟道均填满金属层，在金属层与沟道壁之间设有黏附层，两类沟道的底部黏附层与下方介质层沟道的金属层直接相连；上方介质层中有两类沟道，分别正对于中间介质层的两类沟道，两类沟道均填满金属层，在金属层与沟道壁之间设有黏附层，其中一类沟道的底部黏附层与位于其正下方的中间介质层沟道之间设有阻变层，另一类沟道的底部黏附层与位于其正下方的中间介质层沟道的金属层直接相连。2.如权利要求1所述的氧化物忆阻器或其阵列，其特征在于，所述下方介质层中的沟道由位于下方的小通孔和位于上方的大通孔两部分构成。3.如权利要求1所述的氧化物忆阻器或其阵列，其特征在于，中间介质层和上方介质层的厚度均为100～500nm，黏附层的厚度为1～10nm，金属阻挡层的厚度为5～50nm，阻变层的厚度为1～50nm。4.如权利要求1所述的氧化物忆阻器或其阵列，其特征在于，所述阻变层由单层或多层的金属和金属氧化物的复合材料薄膜构成。5.权利要求1～4任一所述基于CMOS工艺平台的氧化物忆阻器或其阵列的制备方法，包括以下步骤：1在下层CMOS电路层上形成下方介质层；2通过两次光刻和刻蚀在下方介质层中形成两类沟槽，并在两类沟槽内依次生长黏附层和填充金属层，然后抛光表面，获得两类金属通孔；3在上一步中抛光的表面上制备第一金属阻挡层；4在第一金属阻挡层上形成中间介质层；5通过光刻和刻蚀在下层金属通孔上方刻出两类沟槽，刻穿中间介质层和第一金属阻挡层，停止在下方金属层；6在两类沟槽中依次生长黏附层和填充金属层，并抛光表面；7淀积阻变材料并图形化，在一类沟槽上方形成阻变层；8依次形成第二金属阻挡层和上方介质层；9通过光刻和刻蚀在两类沟槽的上方分别刻出较大的沟槽，刻穿上方介质层和第二金属阻挡层，其中一类停止在阻变层，另一类停止在下方金属层；10在两类沟槽中依次生长黏附层和填充金属层，并抛光表面。6.如权利要求5所述的制备方法，其特征在于，所述第一金属阻挡层和第二金属阻挡层通过化学气相淀积的方法制备，其材料选自下列物质中的一种或多种：Ta、Co、SiN、TaN、TiW。7.如权利要求5所述的制备方法，其特征在于，步骤4制备的中间介质层和步骤8制备的上方介质层均为低迁移率介质层，其材料为绝缘材料。8.如权利要求5所述的制备方法，其特征在于，步骤7先采用物理气相淀积、原子层淀积、离子束淀积或热氧化的方法形成阻变薄膜，并进行氧化退火处理；然后利用光刻和反应离子刻蚀的方法对阻变薄膜图形化，得到位于一类沟槽上方的阻变层。9.如权利要求5所述的制备方法，其特征在于，步骤6和步骤10中，先利用物理气相沉积溅射方法整体生长一层黏附层材料，然后再次利用物理气相沉积溅射方法在黏附层上生长一层金属材料，最后利用化学机械抛光来磨平表面。10.如权利要求5所述的制备方法，其特征在于，步骤5和步骤9中采用光刻和反应离子刻蚀的方式形成沟槽。

百度查询： 北京大学 一种基于CMOS工艺平台的氧化物忆阻器及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD