申请/专利权人:索尼半导体解决方案公司
申请日:2019-02-15
公开(公告)日:2020-10-13
公开(公告)号:CN111771332A
主分类号:H03K5/26(20060101)
分类号:H03K5/26(20060101);H03L7/085(20060101)
优先权:["20180302 JP 2018-037428"]
专利状态码:有效-授权
法律状态:2023.11.21#授权;2021.02.05#实质审查的生效;2020.10.13#公开
摘要:本技术涉及能够降低功耗的锁相环电路。锁相环电路包括:SAR‑ADC,包括两个电容器,并且输出从两个电容器生成的电压之间的比较结果;电流源,用电流对两个电容器充电;第一开关,布置在两个电容器中的一个电容器与电流源之间,并且被提供有具有参考频率的第一时钟与具有高于第一时钟的频率的第二时钟之间的相位差;以及第二开关,布置在两个电容器中的另一电容器与电流源之间,并且被提供有第二时钟。本公开例如可以应用于无线通信设备。
主权项:1.一种锁相环电路,包括:SAR-ADC,包括两个电容器,并且输出从所述两个电容器生成的电压之间的比较结果;电流源,用电流对所述两个电容器充电;第一开关,布置在所述两个电容器中的一个电容器与所述电流源之间,并且被提供有具有参考频率的第一时钟与具有高于所述第一时钟的频率的第二时钟之间的相位差;以及第二开关,布置在所述两个电容器中的另一电容器与所述电流源之间,并且被提供有所述第二时钟。
全文数据:
权利要求:
百度查询: 索尼半导体解决方案公司 锁相环电路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。