申请/专利权人:爱思开海力士有限公司
申请日:2016-03-04
公开(公告)日:2020-10-13
公开(公告)号:CN106206594B
主分类号:H01L27/11568(20170101)
分类号:H01L27/11568(20170101);H01L27/11582(20170101);H01L27/11573(20170101)
优先权:["20150526 KR 10-2015-0073035","20150902 KR 10-2015-0124390"]
专利状态码:有效-授权
法律状态:2020.10.13#授权;2017.12.29#实质审查的生效;2016.12.07#公开
摘要:一种半导体器件,包括:衬底,包括单元区和外围区;单元层叠结构,层叠在单元区中的衬底上;一体式结构的沟道层,在穿透单元层叠结构;驱动晶体管,形成在外围区中;以及插塞结构,耦接到驱动晶体管且包括比沟道层短的至少两个接触插塞的层叠结构,其中,所述接触插塞中的每个与单元层叠结构的一部分布置在相同高度。
主权项:1.一种半导体器件,包括:衬底,包括单元区和外围区;单元层叠结构,层叠在单元区中的衬底上;一体式结构的沟道层,穿透单元层叠结构;驱动晶体管,形成在外围区中;以及插塞结构,耦接到驱动晶体管且包括比沟道层短的至少两个接触插塞的层叠结构,其中,所述比沟道层短的至少两个接触插塞的层叠结构与所述单元层叠结构、所述沟道层间隔开,其中,所述接触插塞中的每个与单元层叠结构的一部分布置在相同高度。
全文数据:
权利要求:
百度查询: 爱思开海力士有限公司 半导体器件及其制造方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。