买专利,只认龙图腾
首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明授权】像素驱动电路_友达光电股份有限公司_201810408895.0 

申请/专利权人:友达光电股份有限公司

申请日:2018-04-27

公开(公告)日:2020-10-13

公开(公告)号:CN108597451B

主分类号:G09G3/3233(20160101)

分类号:G09G3/3233(20160101);G09G3/3266(20160101);G09G3/3208(20160101)

优先权:["20180214 TW 107105664"]

专利状态码:有效-授权

法律状态:2020.10.13#授权;2018.10.26#实质审查的生效;2018.09.28#公开

摘要:一种像素驱动电路,其具有第一晶体管,透过第一端或栅极端接收数据信号。第二晶体管的第一端连接于第一晶体管的第一端,栅极端连接第二晶体管的第二端。第三晶体管的第二端连接第二晶体管的第二端,栅极端接收第一扫描信号。第四晶体管的第一端连接第一晶体管的栅极端,栅极端接收第一扫描信号。第五晶体管的第二端连接第一晶体管的第一端,栅极端接收第二扫描信号。第六晶体管的第一端连接第一晶体管的第二端,栅极端接收第二扫描信号。发光二极管的阳极端连接第六晶体管的第二端。电容连接第一晶体管的第一端与栅极端之间。借助本发明能够减少电路布局面积,且减少功率消耗。

主权项:1.一种像素驱动电路,包含:一第一晶体管,包含:一第一端;一第二端;一栅极端;一第二晶体管,包含:一第一端,电性连接于该第一晶体管的该第一端;一第二端;一栅极端,连接该第二晶体管的该第二端;一第三晶体管,包含:一第一端,接收一数据信号;一第二端,连接该第二晶体管的该第二端;一栅极端,接收一第一扫描信号,并根据该第一扫描信号导通该第三晶体管,以进行数据写入;一第四晶体管,包含:一第一端,电性连接该第一晶体管的该栅极端;一第二端,接收一第二电压信号;一栅极端,接收该第一扫描信号,并根据该第一扫描信号导通该第四晶体管,以重置该第一晶体管的栅极端;一第五晶体管,包含:一第一端,用以接收一第一供应电压;一第二端,电性连接该第一晶体管的该第一端;一栅极端,用以接收一第二扫描信号;一第六晶体管,包含:一第一端,电性连接该第一晶体管的该第二端;一第二端;一栅极端,用以接收该第二扫描信号;一发光二极管,包含:一阳极端电性连接该第六晶体管的该第二端;一阴极端接收一第二供应电压;以及一电容,电性连接于该第一晶体管的该第一端与该栅极端之间,其中该第二电压信号为一参考信号,该数据信号的电压电平大于该参考信号的电压电平,该像素驱动电路还包含一第七晶体管,该第七晶体管包含:一第一端;一第二端,电性连接该发光二极管的该阳极端;一栅极端,用以接收该第一扫描信号,根据该第一扫描信号导通该第七晶体管并重置该发光二极管的该阳极端,其中该第一扫描信号与该第二扫描信号于一补偿期间互为反相。

全文数据:像素驱动电路技术领域[0001]本发明涉及一种像素驱动电路;具体而言,本发明涉及一种具有发光二极管显示装置的像素驱动电路。背景技术[0002]—般而言,发光二极管显示装置中具有数据电路、扫描电路、像素驱动电路。像素驱动电路根据数据电路提供的数据信号及扫描电路提供的扫描信号驱动发光二极管发光。一般而言,发光二极管的驱动电流与数据信号及像素驱动电路中晶体管的临界电压有关;然而前述临界电压往往因制程因素存在偏异而影响发光二极管实际亮度。[0003]为解决上述问题,现有的有机发光二极管显示装置或有提出像素驱动电路的改善设计以消除临界电压的影响。然而,现有的改善设计通常需要多个控制信号,因此所需电路布局面积较大且面板边框的电路结构较为复杂。此外,现有的改善设计在电路操作时可能存在直流静态电流路径,这将造成额外的功率消耗。因此,现有有机发光二极管显示装置的电路结构仍有待改进。发明内容[0004]本发明提供一种像素驱动电路,其包含第一晶体管,透过第一端或栅极端接收数据信号。第二晶体管的第一端连接于第一晶体管的第一端,栅极端连接第二晶体管的第二端。第三晶体管的第二端连接第二晶体管的第二端,栅极端接收第一扫描信号。第四晶体管的第一端连接第一晶体管的栅极端,栅极端接收第一扫描信号。第五晶体管的第二端连接第一晶体管的第一端,栅极端接收第二扫描信号。第六晶体管的第一端连接第一晶体管的第二端,栅极端接收第二扫描信号。发光二极管的阳极端连接第六晶体管的第二端。电容连接第一晶体管的第一端与栅极端之间。[0005]本发明的一目的在于提供一种像素驱动电路,可提供稳定的驱动电流。[0006]本发明的一目的在于提供一种像素驱动电路,可窄化显示面板周边区,并降低功率消耗。附图说明[0007]图1为本发明像素驱动电路的一实施例示意图。[0008]图2为像素驱动电路的信号示意图。[0009]图3A及图3B为对应图2所示出像素驱动电路于不同操作方式示意图。[0010]图4及图5为像素驱动电路具有单一扫描信号的不同实施例示意图。[0011]图6为像素驱动电路的另一实施例示意图。[0012]图7及图8为像素驱动电路具有单一扫描信号的不同实施例示意图。[0013]附图标记说明:[0014]l〇,l〇A,10B,10C,10D,10E:像素驱动电路0VDD:供应电压[0015]102:发光二极管0VSS:供应电压[0016]C:电容S:扫描信号[0017]DATA:数据信号T1〜T7:晶体管[0018]EM:扫描信号VREF:参考信号具体实施方式[0019]以下将以附图及详细叙述清楚说明本揭示内容的精神,任何所属技术领域中普通技术人员在了解本申请所揭示内容的实施例后,当可由本申请揭示内容所教示的技术,加以改变及修饰,其并不脱离本申请揭示内容的精神与范围。[0020]关于本文中所使用的“第一”、“第二”、……等,并非特别指称次序或顺位的意思,也并非用以限定本发明,而仅为了区别以相同技术用语描述的元件或操作。[0021]关于本文中所使用的“电性耦接”,可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,而“电性耦接”还可指二或多个元件相互操作或动作。[0022]关于本文中所使用的“包含”、“包含”、“具有”、“含有”等等,均为开放性的用语,即意指包含但不限于。[0023]关于本文中所使用的“及或”,包含所述事物的任一或全部组合。[0024]关于本文中所使用的用词(terms,除有特别注明外,通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下面或在本说明书的别处讨论,以提供本领域技术人员在有关本揭露的描述上额外的引导。[0025]下文依本发明的像素驱动电路,特举实施例配合所附图式作详细说明,但所提供的实施例并非用以限制本发明所涵盖的范围。[0026]本发明提供一种像素驱动电路,其可用于例如有机发光二极管显示器。请参考图1,图1为本发明像素驱动电路的一实施例示意图。如图1所示,像素驱动电路10可具有晶体管T1〜T5及晶体管T7、电容C,以及发光二极管102。上述晶体管T1〜T5及17,例如为薄膜晶体管,各晶体管包含包含第一端、第二端、栅极端。晶体管T4透过其第一端接收数据信号。晶体管T2的第一端电性连接于晶体管T4的第一端,而栅极端则连接晶体管T2的第二端。晶体管T3的第一端接收第一电压信号,第二端连接第二晶体管的第二端。第三晶体管的栅极端接收扫描信号S,并根据第一扫描信号导通第三晶体管。在此实施例,第一电压信号为数据信号DATA,且第二电压信号为参考信号VREF,数据信号DATA的电压电平大于参考信号VREF的电压电平。晶体管T5的第一端电性连接晶体管T4的栅极端,第二端接收第二电压信号VREF。晶体管T5的栅极端接收扫描信号S,并根据扫描信号S导通晶体管T5。晶体管T1的第一端接收供应电压0VDD,第二端电性连接晶体管T4的第一端。晶体管T1的栅极端接收另一扫描信号EM。晶体管17的第一端电性连接晶体管T4的第二端,而晶体管H的栅极端接收扫描信号EM。发光二极管102包含阳极端及阴极端。阳极端电性连接晶体管17的第二端,阴极端接收另一供应电压0VSS。电容C电性连接于晶体管T4的第一端与栅极端之间。[0027]像素驱动电路10的操作请一并参考图2、图3A、图3B。图2为像素驱动电路10的信号示意图。图3A及图邪为对应图2所示出像素驱动电路1〇于不同操作方式示意图。如图2所示,在期间D1,扫描信号S自高电压电平改变为低电压电平,扫描信号现自低电压电平改变为高电压电平。如图3A所示,此时晶体管T1与晶体管H为关断状态,而晶体管T3与晶体管T5为导通状态。晶体管T4的栅极端A点放电至Vref。晶体管T4的第一端B点于前一阶段为具有供应电压OVDD的高电位,在期间D1则放电至数据信号DATA与晶体管T2临界电压的绝对值Vthjr2的和亦即DATA+|Vth_T2|。[0028]接着如图2所示,在期间D2,扫描信号S自低电压电平改变为高电压电平,扫描信号EM自高电压电平改变为低电压电平。如图3B所示,此时晶体管T3与晶体管T5为关断状态,而晶体管H与晶体管17为导通状态。晶体管T4的栅极端A点变成浮接状态,晶体管T4的第一端B点充电到供应电压OVDD的电压值,借此B点电压变动量将直接反映在A点上。发光二极管102根据流经晶体管T1、T4、T7的驱动电流I发光。[0029]举例而言,B点电压变动量例如为(OVDD-DATA_|Vth_T2|,因此A点在期间D2具有Vref+OVDD-DATA-|Vth_T21。此时晶体管T1的第一端B点)电位为0VDD,栅极端A点)电位为Vref+OVDD-DATA-|Vth_T21。电容C于期间D2维持B点与A点的电压差。故驱动电流符合:1=12kDATA-VREF2。应理解,驱动电流一般与供应电压以及驱动晶体管的临界电压值有关,而经由前述实施例的设计,在驱动电流中消除了供应电压及驱动晶体管临界电压值的影响。如此一来,可确保驱动电流不受制程偏异及供应电压变化的影响,借此可提供稳定的驱动电流,提尚显不品质。[0030]在图1、图3A、图3B示出的实施例中,晶体管T2与晶体管T4为同类型晶体管,较佳具有相同的临界电压值亦即Vth_T2=Vth_T4,借此同一像素内的驱动晶体管具有均匀的临界电压值,以于期间D1、D2提供操作稳定性。进一步而言,当晶体管T1〜T5、T7为同类型晶体管例如P型晶体管时,扫描信号S与扫描信号EM的波型大体上反相,两者形成互补的信号。相较于现有技术扫描信号的数量减少,借此可简化电路设计以减少电路布局面积。[0031]此外,于一实施例,像素驱动电路还包含晶体管T6。晶体管T6可以例如为薄膜晶体管,包含第一端、第二端、栅极端。如图3A所示,晶体管T6的第一端电性连接该晶体管T5的第二端,用以接收第二电压信号VREF,第二端电性连接发光二极管102的阳极端。晶体管T6的栅极端用以接收扫描信号S。如图2及图3A,在期间D1,像素驱动电路10根据扫描信号S导通晶体管T6并重置发光二极管102的阳极端。如图3B所示,在期间D2,晶体管T6则为关断状态。借此,在期间D1将发光二极管102的阳极端拉到一个低电位VREF,确保发光二极管102在期间D1不发光。于一实施例,参考信号VREF小于供应电压0VSS与发光二极管102导通电压之和,参考信号Vref的电平例如可将设为等于供应电压0VSS,但不限于此。[0032]请参考图4及图5,图4及图5为本发明的另一实施例像素驱动电路10A的电路示意图。其中晶体管元电的连接关系大体上相似。值得一提的是,与前述实施例的差异在于,图4所示出的像素驱动电路10A与图5所示出的像素驱动电路10B具有单一扫描信号。请先看到图4,如图4所示,晶体管11、13^5、17的栅极端均接收扫描信号3,于另一实施例中,晶体管T6的栅极端也接收扫描信号S。详言之,晶体管T1与晶体管T7为同类型晶体管例如N型晶体管)。晶体管T3与晶体管T5为同类型晶体管,与晶体管T1具有不同类型例如P型晶体管时,扫描信号整合为相同的扫描信号源。借此进一步简化电路设计,减少电路布局面积。于另一实施例,可采用晶体管T1、T7的栅极端所接收的扫描信号与晶体管T3、T5的栅极端所接收的扫描信号彼此独立,但两扫描信号输出波型大体上同相。[0033]如图5所示,于又一实施例中,晶体管1'1、13、15、了7的栅极端均接收扫描信号£111,另外,晶体管T6的栅极端也接收扫描信号EM。详言之,晶体管H与晶体管T7为P型晶体管,而晶体管T3与晶体管Tf5为N型晶体管,扫描信号整合为相同的扫描信号源。借此进一步简化电路设计,减少电路布局面积。于另一实施例,可采用晶体管T1、T7的栅极端所接收的扫描信号与晶体管T3、T5的栅极端所接收的扫描信号彼此独立,但两扫描信号输出波型大体上同相。经由上述电路设计可减少电路布局面积,且在操作过程不会产生直流静态电流路径,可减少功率消耗。[0034]图6为像素驱动电路10C的另一实施例示意图。如图6所示,像素驱动电路10C包含晶体管n〜T5及晶体管17、电容C,以及发光二极管102。晶体管T4透过其栅极端接收数据信号DATA。晶体管T2的第一端电性连接于晶体管T4的第一端,而栅极端则连接晶体管T2的第二端。晶体管T3的第一端接收第一电压信号,第二端连接晶体管T2的第二端。晶体管T3的栅极端接收扫描信号S,并根据扫描信号S导通晶体管T3。在此实施例,第一电压信号为参考信号VREF,且第二电压信号为数据信号DATA,数据信号DATA的电压电平小于参考信号Vref的电压电平。晶体管T5的第一端电性连接晶体管T4的栅极端,第二端接收第二电压信号DATA。晶体管T5的栅极端接收扫描信号S,并根据扫描信号S导通晶体管T5。晶体管T1的第一端接收供应电压OVDD,第二端电性连接晶体管T4的第一端。晶体管T1的栅极端接收另一扫描信号EM。晶体管T7的第一端电性连接晶体管T4的第二端,而晶体管T7的栅极端接收扫描信号EM。发光二极管102包含阳极端及阴极端。阳极端电性连接晶体管17的第二端,阴极端接收另一供应电压OVSS。电容电性连接于晶体管T4的第一端与栅极端之间。[0035]如上述,数据信号DATA的电压电平小于参考信号VREF的电压电平,举例而言,此实施例中数据信号DATA的电压电平可设定为负值。类似地,采用如图2所示的信号操作,在期间D1,扫描信号S自高电压电平改变为低电压电平,扫描信号EM自低电压电平改变为高电压电平。在期间D1,晶体管T1与晶体管T7为关断状态,而晶体管T3与晶体管T5为导通状态。晶体管T4的栅极端A点放电至数据信号DATA。晶体管T4的第一端B点)于前一阶段为具有供应电压0VDD的高电位,在期间D1则放电至参考信号与晶体管T2临界电压的绝对值Vth_T2的和亦即VREF+|Vth—T2|。[0036]接着在期间D2,扫描信号S自低电压电平改变为高电压电平,扫描信号EM自高电压电平改变为低电压电平。在期间D2,晶体管T3与晶体管T5为关断状态,而晶体管n与晶体管T7为导通状态。晶体管T4的栅极端A点变成浮接状态,晶体管T4的第一端B点)充电到供应电压0VDD的电压值,借此B点电压变动量将直接反映在A点上。发光二极管102根据流经晶体管T1、T4、T7的驱动电流发光。[0037]举例而言,B点电压变动量例如为(〇VDD-VREF-|Vth_T2l,因此A点在期间D2具有DATA+OVDD-Vref-|Vth_T21。此时晶体管T1的第一端B点)电位为0VDD,栅极端A点)电位为DATA+OVDD-Vref-|Vth_T21。电容C于期间D2维持B点与A点的电压差。故驱动电流符合:1=12kVref-DATA2。应理解,驱动电流一般与供应电压以及驱动晶体管的临界电压值有关,而经由前述实施例的设计,在驱动电流中消除了供应电压及驱动晶体管临界电压值的影响。如此一来,可确保驱动电流不受制程偏异及供应电压变化的影响,借此可提供稳定的驱动电流,提局显不品质。[0038]在图6示出的实施例中,晶体管T1与晶体管T2为同类型晶体管,较佳具有相同的临界电压值亦即Vth_T2=Vth_T4,借此同一像素内的驱动晶体管具有均匀的临界电压值,以于期间D1、D2提供操作稳定性。进一步而言,当晶体管T1〜T5、T7为同类型晶体管例如P型晶体管时,扫描信号S与扫描信号EM的波型大体上反相,两者形成互补的信号。相较于现有技术扫描信号的数量减少,借此可简化电路设计以减少电路布局面积。[0039]此外,于一实施例,像素驱动电路还包含晶体管T6。晶体管T6包含第一端、第二端、栅极端。如图6所示,晶体管T6的第一端电性连接该晶体管T3的第一端,用以接收第一电压信号VREF,第二端电性连接发光二极管102的阳极端。晶体管T6的栅极端用以接收扫描信号S。在期间D1,像素驱动电路10C根据扫描信号S导通晶体管T6并重置发光二极管1〇2的阳极端。在期间D2,晶体管T6则为关断状态。借此,在期间D1将发光二极管1〇2的阳极端拉到一个低电位VREF,确保发光二极管102在期间D1不发光。于一实施例,参考信号vREF小于OVSS与发光二极管导通电压之和,例如可将设为0VSS,但不限于此。[0040]图7及图8为像素驱动电路10D及像素驱动电路10E具有单一扫描信号的不同实施例示意图。与图6实施例的差异在于,图7所示出的像素驱动电路10D与图8所示出的像素驱动电路10E具有单一扫描信号。如图7所示,晶体管!1、13、15、17的栅极端均接收扫描信号8,另外,晶体管T6的栅极端也接收扫描信号S。详言之,晶体管T1与晶体管17为同类型晶体管例如N型晶体管)。晶体管T3与晶体管T5为同类型晶体管且与晶体管T1具有不同类型例如P型晶体管时,扫描信号整合为相同的扫描信号源。借此进一步简化电路设计,减少电路布局面积。于另一实施例,可采用晶体管H、T7的栅极端所接收的扫描信号与晶体管T3、T5的栅极端所接收的扫描信号彼此独立,但两扫描信号输出波型大体上同相。[0041]如图8所示,晶体管11、1'3、15、17的栅极端均接收扫描信号£1!,另外,晶体管16的栅极端也接收扫描信号EM。详言之,晶体管T1与晶体管T7为P型晶体管,而晶体管T3与晶体管T5为N型晶体管,扫描信号整合为相同的扫描信号源。借此进一步简化电路设计,减少电路布局面积。于另一实施例,可采用晶体管T1、T7的栅极端所接收的扫描信号与晶体管T3、T5的栅极端所接收的扫描信号彼此独立,但两扫描信号输出波型大体上同相。经由上述电路设计可减少电路布局面积,且在操作过程不会产生直流静态电流路径,可减少功率消耗。[0042]本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已揭露的实施例并未限制本发明的范围。相反地,包含于申请专利范围的精神及范围的修改及均等设置均包含于本发明的范围内。

权利要求:1.一种像素驱动电路,包含:一第一晶体管,包含:一第一端;一第二端;一栅极端,该第一晶体管透过该第一端或该栅极端接收一数据信号;一第二晶体管,包含:一第一端,电性连接于该第一晶体管的该第一端;一第二端;一栅极端,连接该第二晶体管的该第二端;一第三晶体管,包含:一第一端,接收一第一电压信号;一第二端,连接该第二晶体管的该第二端;一栅极端,接收一第一扫描信号,并根据该第一扫描信号导通该第三晶体管;一第四晶体管,包含:一第一端,电性连接该第一晶体管的该栅极端;一第二端,接收一第二电压信号;一栅极端,接收该第一扫描信号,并根据该第一扫描信号导通该第四晶体管;一第五晶体管,包含:一第一纟而,用以接收一第一供应电压;一第二端,电性连接该第一晶体管的该第一端;一栅极端,用以接收一第二扫描信号;一第六晶体管,包含:一第一端,电性连接该第一晶体管的该第二端;一第二端;一栅极端,用以接收该第二扫描信号;一发光二极管,包含:一阳极端电性连接该第六晶体管的该第二端;一阴极端接收一第二供应电压;以及一电容,电性连接于该第一晶体管的该第一端与该栅极端之间。2.如权利要求1所述的像素驱动电路,还包含一第七晶体管,该第七晶体管包含:一第一端;一第二端,电性连接该发光二极管的该阳极端;一栅极端,用以接收该第一扫描信号,根据该第一扫描信号导通该第七晶体管并重置该发光二极管的该阳极端。3.如权利要求1所述的像素驱动电路,其中该第一电压信号为该数据信号,且该第二电压信号为一参考信号,该数据信号的电压电平大于该参考信号的电压电平。4.如权利要求3所述的像素驱动电路,还包含一第七晶体管,该第七晶体管包含:一第一端,电性连接该第四晶体管的该第二端,用以接收该第二电压信号;’一第二端,电性连接该发光二极管的该阳极端;’一栅极端,用以接收该第一扫描信号或该第二扫描信号。5.如权利要求1所述的像素驱动电路,其中该第一电压信号为一参考信号,且该第二电压信号为该数据信号,该数据信号的电压电平小于该参考信号的电压电平。人6.如权利要求5所述的像素驱动电路,还包含一第七晶体管,该第七晶体管包含:一第一端,电性连接该第三晶体管的该第一端,用以接收该第一电压信号;一第二端,电性连接该发光二极管的该阳极端;^一栅极端,用以接收该第一扫描信号或该第二扫描信号。7.如权利要求1所述的像素驱动电路,其中当该弟一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管与该第六晶体管为同类型晶体管时,该第一扫描信^与该第二扫描信号的波型大体上反相。8.如权利要求1所述的像素驱动电路,其中当该第五晶体管与该第六晶体管为同类型晶体管,该第三晶体管与该第四晶体管为同类型晶体管且与该第五晶体管具有不同类型时,该第一扫描信号与该第二扫描信号的波型大体上同相。9.如权利要求1所述的像素驱动电路,其中该第一晶体管与该第二晶体管为同类型晶体管。10.如权利要求1所述的像素驱动电路,其中当该第五晶体管与该第六晶体管为关断状态时,该第三晶体管与该第四晶体管为导通状态。

百度查询: 友达光电股份有限公司 像素驱动电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。