申请/专利权人:富士电机株式会社
申请日:2019-07-23
公开(公告)日:2020-10-16
公开(公告)号:CN111788682A
主分类号:H01L25/07(20060101)
分类号:H01L25/07(20060101);H01L25/18(20060101);H01L29/739(20060101);H01L29/78(20060101)
优先权:["20180920 JP 2018-175498"]
专利状态码:在审-实质审查的生效
法律状态:2020.11.03#实质审查的生效;2020.10.16#公开
摘要:能够抑制栅极响应速度的降低并且增大利用陶瓷电路基板上的半导体芯片的载置面积。臂部1、1a具有半导体芯片2、3、电路图案4、5和控制布线6a。半导体芯片2、3在正面的任意的侧部具备控制电极2a、3a。电路图案4在俯视时呈矩形,以使半导体芯片2、3的侧部排列成一列并使控制电极2a、3a排列成一列的方式配置有半导体芯片2、3。电路图案5与控制电极2a、3a排列成一列。另外,控制布线6a将控制电极2a、3a与电路图案5电连接。
主权项:1.一种半导体装置,其特征在于,所述半导体装置具有第一臂部,所述第一臂部具备:第一半导体芯片,其在正面的任意的第一侧部具备第一控制电极;第二半导体芯片,其在正面的任意的第二侧部具备第二控制电极;第一电路图案,其以使所述第一侧部和所述第二侧部排列成一列,并且使所述第一控制电极和所述第二控制电极排列成一列的方式配置有所述第一半导体芯片和所述第二半导体芯片;第二电路图案,其与所述第一控制电极和所述第二控制电极排列成一列;以及第一控制布线,其将所述第一控制电极、所述第二控制电极和所述第二电路图案电连接。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。