申请/专利权人：台湾积体电路制造股份有限公司

申请日：2017-01-26

公开（公告）日：2020-10-16

公开（公告）号：CN107026195B

主分类号：H01L29/45(20060101)

分类号：H01L29/45(20060101);H01L21/285(20060101);H01L29/78(20060101);H01L21/336(20060101)

优先权：["20160129 US 62/289,148","20161214 US 15/378,574"]

专利状态码：有效-授权

法律状态：2020.10.16#授权;2017.09.01#实质审查的生效;2017.08.08#公开

摘要：提供一种半导体装置与其形成方法。半导体装置的形成方法中，第一接点孔形成于源极漏极区或栅极上的一或多个介电层中。粘着层形成于第一接点孔中。第一金属层形成于第一接点孔中的粘着层上。硅化物层形成于第一金属层的上表面上。硅化物层包含的金属元素与第一金属层相同。

主权项：1.一种半导体装置的形成方法，包括：形成一第一接点孔于一源极漏极区或一栅极上的一或多个介电层中；形成一粘着层于该第一接点孔中；形成一第一金属层于该第一接点孔中的该粘着层上；以及形成一硅化物层于该第一金属层的上表面上，该粘着层或该第一金属层围绕该硅化物层的侧面；其中该硅化物层包含的金属元素与该第一金属层相同。

全文数据：半导体装置与其形成方法技术领域[0001]本公开实施例涉及半导体装置及其形成方法，更特别涉及源极漏极区上的导电层的结构与其形成方法。背景技术[0002]随着半导体装置的尺寸缩小，开始采用多种非铝或铜的金属。举例来说，钴己用于通孔或接点结构的导电材料。由于钴为活性金属且易与氧、湿气、或酸反应，通常难以采用稳定态的钴。发明内容[0003]本公开一实施例提供的半导体装置的形成方法，包括:形成第一接点孔于源极漏极区或栅极上的一或多个介电层中；形成粘着层于第一接点孔中；形成第一金属层于第一接点孔中的粘着层上；以及形成桂化物层于第一金属层的上表面上，其中娃化物层包含的金属兀素与第一金属层相同。[0004]本公开一实施例提供的半导体装置的形成方法，包括:形成第一接点孔于源极漏极区或栅极上的一或多个介电层中；形成第一金属层于第一接点孔中；以及形成较上硅化物层于第一金属层的上表面上，其中源极漏极区与栅极中至少一者包含较下硅化物层，第一金属层接触较下硅化物层，较上硅化物层覆盖第一金属层的至少部分上表面，且较上硅化物层包含的金属元素与第一金属层相同。[0005]本公开一实施例提供的半导体装置，包括场效晶体管，且包括:源极漏极区；源极漏极硅化物层，形成于源极漏极区上；以及第一接点，连接至源极漏极硅化物层，其中：第一接点包括第一金属层;第一金属层的上表面至少被硅化物层覆盖；以及硅化物层包含的金属元素与第一金属层相同。附图说明[0006]图1A是本公开一实施例中，半导体装置于工艺的多个阶段之一者的上视图。[0007]图ib是沿着图ia中n-n剖线的剖视图。[0008]图1C是栅极结构的放大图。[0009]图1D是本公开一实施例中，半导体装置于工艺的多个阶段之一者的透视图。[0010]图2至图9是本公开一实施例中，半导体装置于工艺的多个阶段沿着图1A*X1_X1剖线的剖视图。[0011]图10A至图10C是本公开一些实施例的剖视图。[0012]图11A至图11C是本公开一些实施例的剖视图。[0013]图12是本公开另一实施例的剖视图。[0014]图I3是本公开另一实施例的剖视图。[0015]图14至图17是本公开另一实施例中，半导体装置于工艺的多个阶段沿着图丨八中AJ_-Ai剤球tfJ剖忧囹。[0016]图18至图21是本公开另一实施例中，半导体装置于工艺的多个阶段沿着图1A*X1-X1剖线的剖视图。[0017]附图标记说明：[0018]H1高度差异[0019]X1-X1剖线[0020]1、300基板[0021]3、32〇隔离绝缘层[0022]5、31〇鰭状结构S[0023]10金属栅极结构[0024]12栅极介电层[0025]14功函数调整层[0026]I6金属材料层=[0027]20、340盖绝缘层[0028]3〇、35〇侧壁间隔物[0029]33、9〇接点蚀刻停止层[0030]40第一层间介电层[0031]50、360源极漏极区[0032]55、8〇硅化物层[0033]60第二层间介电层[0034]65接点孔[0035]70粘着层[0036]75第一金属层[0037]109通孔开口[0038]1〇〇第三层间介电层[0039]110、110A、110B通孔插塞[0040]315沟道区[0041]370层间介电层具体实施方式[0042]应理解的是，下述内容提供的不同实施例或实例可实施本公开实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一结构于第二结构上的叙述包含两者直接接触，或两者之间隔有其他额外结构而非直接接触。多种结构可依不同比例绘示，以简化并清楚说明。[0043]此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，用语「的组成为」可指「包含」或「由.••组成」。[0044]图1A与图1B是本公开一实施例中，半导体装置于多个工艺之一者的附图。图1A是上视图，而图1B是沿着图1A中剖线XI-XI的剖视图。[0045]图1A与图1B为形成金属栅极结构后的半导体装置的结构。在图1A与图1B中，金属栅极结构10形成于沟道层（比如部分的鳍状结构5上，而盖绝缘层20位于金属栅极结构10上。鳍状结构5位于基板1上，且自隔离绝缘层3凸起。在图2及其后附图中，将省略基板1与绝缘层3以简化附图。在一些实施例中，金属栅极结构10的厚度介于约15nm至约50nm之间。在一些实施例中，盖绝缘层20的厚度介于约10nm至约30nm之间。在其他实施例中，盖绝缘层20的厚度介于约15nm至约20nm之间。侧壁间隔物30位于金属栅极结构10与盖绝缘层20的侧壁上。在一些实施例中，侧壁间隔物3〇的底部的膜厚介于约3nm至约15nm之间。在其他实施例中，侧壁间隔物3〇的底部的膜厚介于约4nm至约10nm之间。金属栅极结构10、盖绝缘层20、与侧壁间隔物3〇的组合可称作栅极结构。此外，源极漏极区50形成于与栅极结构相邻处，而接点蚀刻停止层33形成于栅极结构与源极漏极区50上。在一些实施例中，接点蚀刻停止层33的膜厚介于约lnm至约20nm之间。栅极结构之间的空间可填有第一层间介电层40。硅化物层55更形成于源极漏极区5〇上。在本公开实施例中，用语「源极」与「漏极」可交替使用，且两者无实质上的结构差异。用语「源极漏极」可为源极与漏极中的任一者。[0046]硅化物层55包含一或多种钴硅化物如〇^;1、：〇3;[2、：025：[、：033;[，统称钴硅化物）、钛硅化物（如以6:13、1^8;[、以3:12、以3：[3、1^6314，统称钛硅化物）、镍硅化物（如附381、祖3说12、附28;[、奶说2、呢8;[、附3：[2，统称镍硅化物）、铜硅化物（如：11173;[3、015说11、01说、：1133517、：11451、：11195丨6、01381、：11875丨13，统称铜硅化物）、钨硅化物印5313、\^2，统称钨硅化物）、或钼硅化物Mo3Si、Mo5Si3、MoSi2,统称钼硅化物）。[0047]图1C是栅极结构的放大图。金属栅极结构1〇包含一或多个金属材料层16，比如锅、铜、钨、钛、钽、氮化钛、钛铝、碳化钛铝、氮化钛铝、氮化钽、镍硅、钴硅、或其他导电材料。栅极介电层I2位于沟道层5与金属栅极之间，且包含一或多个金属氧化物层如高介电常数的金属氧化物。用于高介电常数的介电层的金属氧化物包含下述金属的氧化*:Li、Be、Mg、〇3、31'、3。、丫、21'、1^、六1、1^、〇6、？1'、則、3111、£11、01、1'13、〇7、11〇、£1'、1'111、丫13、111、及或上述的组合。在一些实施例中，沟道层5与高介电常数的栅极介电层12之间隔有界面层，其可为厚度介于0•6nm至2nm的氧化硅。[0048]在一些实施例中，一或多个功函数调整层14夹设于栅极介电层I2与金属材料层16之间。功函数调整层14的组成可为导电材料，比如单层的TiN、TaN、TaAlC、TiC、TaC、Cc、Al、=八1、批11、1^31、131、或1'1六1：;或者上述材料中两者以上的多层。对11型沟道的场效晶体巨来说’了]^、13厶1]、1'1]^、1';[]、〇〇、1'1厶1、11;1?1';[、1'13;[、与了3;[中的一或多者作为功函数调整层。对P型沟道的场效晶体管来说，1141：、41、11六1、1队13々1：、^11：、与：0中的一或多者作为功函数调整层。[0049]盖绝缘层2〇包含一或多层的绝缘材料如氮化硅为主的材料，比如SiN、SiCN、或SiOCN。侧壁间隔物3〇的组成材料与盖绝缘层2〇不同，且可包含一或多层的绝缘材料如氮化硅为主的材料，比如3丨13丨^、8:^1或8：[^1接点蚀刻停止层33的组成与盖绝缘层20及侧壁间隔物30不同，且可包含一或多层的绝缘材料如氮化硅为主的材料，比如SiNSi0N、SiCN、或SiOCN。层间介电层40包含一或多层的氧化硅、$10：、5:10^8:^比其他低介电常数的材料、或孔洞材料。第一层间介电层40的形成方法可为低压化学气相沉积、等离子体仆学气相沉积、或其他合适的成膜方法。[0050]接点蚀刻停止层33、侧壁间隔物30、盖绝缘层20、与第一层间介电层40的材料可彼此不同，因此可选择性地蚀刻这些层状物。在一实施例中，接点蚀刻停止层的组成为SiN，侧壁间隔物30的组成为SiOCN、SiCN、或SiON，盖绝缘层20的组成为SiN或SiON，且第一层间介电层40的组成为氧化硅。[0051]在此实施例中，鳍状物场效晶体管的工艺为栅极置换工艺。[0052]图1D是鳍状物场效晶体管结构的透视图。鳍状物场效晶体管结构可由下述步骤制作。[0053]首先，鳍状结构310形成于基板300上。鳍状结构包含底部区与较上区（如沟道区31¾。举例来说，基板可为p型硅基板，其杂质浓度介于约1x1015cm—3至约1X1018Cnf3之间。在其他实施例中，基板为n型硅基板，其杂质浓度介于约1Xl〇15cm_3至约1Xl〇18Cnf3之间。在其他实施例中，基板可包含另一半导体元素如锗、半导体化合物如IV-IV族半导体化合物如SiC或SiGe、III-V族半导体化合物如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、A1InAs、AlGaAs、GaInAs、GaInP、及或GalnAsP、或上述的组合。在一实施例中，基板可为绝缘层上硅基板的硅层。[00M]在形成鳍状结构310后，形成隔离绝缘层320于鳍状结构310上。隔离绝缘层320包含一或多层的绝缘材料，比如氧化硅、氮氧化硅、或氮化硅，其形成方法可为低压化学气相沉积、等离子体化学气相沉积、可流动的化学气相沉积。隔离绝缘层320亦可为一或多层形成，比如旋转涂布玻璃、氧化硅、Si0N、Si0CN、及或掺杂氟的硅酸盐玻璃。[0055]在形成隔离绝缘层320于鳍状结构上之后，进行平坦化步骤以移除部分的隔离绝缘层320。平坦化步骤可包含化学机械研磨及或回蚀刻工艺。接着，可进一步移除（凹陷化）隔离绝缘层，以露出鳍状结构的较上区。[0056]接着形成虚置栅极结构于露出的鳍状结构上。虚置栅极结构包含虚置栅极层（由多晶硅组成）与虚置栅极介电层。侧壁间隔物350包含一或多层的绝缘材料，其亦形成于虚置栅极层的侧壁上。在形成虚置栅极结构后，虚置栅极结构未覆盖的鳍状结构310将凹陷至低于隔离绝缘层320的上表面。接着以外延成长法形成源极漏极区36〇于凹陷的鳍状结构上。源极漏极区可包含应力材料，以施加应力至沟道区315。[0057]接着形成层间介电层37〇于虚置栅极结构与源极漏极区上。层间介电层370包含一或多层的氧化硅、3;10：、5;[0^3;^1其他低介电常数材料、或孔洞材料。在平坦化步骤后，移除虚置栅极结构以形成栅极空间。接着形成金属栅极结构330于栅极空间中，且金属栅极结构330包含金属栅极与栅极介电层如高介电常数介电层）。此外，盖绝缘层340形成于金属栅极结构330上，以形成图1D所示的鳍状物场效晶体管。在图10中，省略部分的金属栅极结构330、盖绝缘层340、侧壁间隔物350、与层间介电层370以显示下方的结构。[0058]图1D中的金属栅极结构330、盖绝缘层340、侧壁间隔物350、源极漏极区36〇、与层间介电层370,分别对应图1A与图1B中的金属栅极结构10、盖绝缘层2〇、侧壁间隔物3〇、源极漏极区50、与第一层间介电层40。[0059]图2至图9是本公开一实施例中，半导体装置于工艺中的多个阶段中沿着图丨八的剖线X1-X1的剖视图。应理解的是，在图2至图9的工艺之前、之中、或之后可进行额外步骤，且此方法的额外实施例可省略一些步骤或将其置换为其他步骤。步骤工艺的顺序可交换。与前述实施例相同或类似的结构、设置、材料、及或工艺可用于下述实施例，且可省略相关的细节说明。[0060]如图2所示，第二层间介电层60形成于图1B的结构上。第二层间介电层60的材料与形成工艺，可与第一层间介电层40的材料与形成工艺类似。在一些实施例中，形成于第一层间介电层40与第二层间介电层⑼之间的接点蚀刻停止层未图示其组成可为SiN、Sic、或SiCN。[0061]接着如图3所不，接点孔65形成于第一层间介电层40与第二层间介电层6〇中，以露出源极漏极区的硅化物层55与金属栅极结构1〇的金属栅极的部分上表面。在一些实施例中，栅极硅化物层亦形成于金属栅极结构上，且接点孔65亦露出栅极硅化物层。[0062]在形成接点孔65后，毯覆性地形成粘着层70,接着形成第一金属层75以覆盖所有的上表面，如图4所示。[0063]粘着层7〇包含一或多层的导电材料。在一些实施例中，粘着层7〇包含TiN层形成于Ti层上。在一些实施例中，TiN层与Ti层的厚度合计约inm至约13nm之间。粘着层70的形成方法可为化学气相沉积、物理气相沉积如溅镀、原子层沉积、电镀、上述的组合、或其他合适的成膜方法。粘着层70用以避免第一金属层75剥离。在一些实施例中，并未采用粘着层7〇,且第一金属层75直接形成于接点孔中。在这些例子中，第一金属层75直接接触硅化物层55。[00M]第一金属层75是钴、钨、钼、或铜。在一实施例中，钴作为第一金属层75。第一金属层?5的形成方法可为化学气相沉积、物理气相沉积、原子层沉积、电镀、上述的组合、或其他合适的成膜方法。[0065]在形成「厚」的第一金属层之后，进行平坦化步骤如化学机械研磨或回蚀刻工艺，以移第二层间介电层60的上表面上的粘着层与第一金属层，如图5所示。[0066]接着形成较上的硅化物层80于第一金属层75的上表面上，如图6所示。在一些实施例中，硅化物层8〇包含的金属元素与第一金属层75相同。举例来说，若第一金属层75g组成为钴，则桂化物层80为钴桂化物。若第一金属层75的组成为妈，则桂化物层80为鹤娃化物。若第一金属层75的组成为钼，则硅化物层80为钼硅化物。若第一金属层75的组成为铜，则硅化物层80为铜硅化物。[0067]当第一'金属层75由钻所组成，可将SiEi及或ShH6气体娃烧气体源与一或多种稀释气体如He或H2导入真空腔室中，且具有图5的结构的基板亦置入此真空腔室。在提供硅烷气体之前先提供H2气体，可还原第一金属层如钴）的表面上的氧化物层如氧化钴），以得干净与纯粹的钴表面。提供硅烷气体时可搭配稀释气体如He及或出。以He及或出而非%或其他氮源气体作为稀释气体，由于该气体热传导较佳，可成长较均匀的硅化物。[0068]在一些实施例中，加热基板至约300°C至约S0TC之间。在此条件下，第一金属层75的表面的钴原子与来自娃烧源气体的娃原子反应，形成钴的桂化物层80。在一些实施例中，在形成钴的硅化物层80后进行额外的回火步骤。额外的回火步骤其温度介于约3〇〇。：至约800°C之间，且回火气体为下述的一或多者:出、顺3、他、与41"。在一实施例中，回火气体采用NH3。在一些实施例中，通过上述步骤可得无突起的钴娃层，其表面粗糙度介于约〇.lnm至约2nm之间。[0069]举例来说，当温度高至约700°C至800°C之间时，主要形成CoSi2。举例来说，当温度低至300°C至400°C之间时，主要形成CoAi。当温度介于约400°C至60TC时，主要形成CoSi。值得注意的是，CoSk的电阻低于CoAi或CoSi的电阻。此外，可进行额外热步骤。[007°]同样地，当第一金属层75的组成为Cu或Ti时，硅化物层80的形成方法可采用硅烷源气体。[0071]在其他实施例中，形成薄硅层（如多晶硅层或非晶硅层于图5的结构上，接着进行回火步骤以形成硅化物层80于第一金属层75上。在这些例子中，形成硅化物层后，以湿蚀刻移除第二层间介电层60上的硅层。在一些实施例中，硅化物层80的厚度介于约3nm至约5nm之间。[0072]接着形成接点蚀刻停止层90于硅化物层80与第二层间介电层60上，如图7所示。接点蚀刻停止层包含一或多层的31131：、3“队或31^。在一些实施例中，接点蚀刻停止层90的厚度介于约10nm至约30nm之间。[0073]接点蚀刻停止层90的形成方法可为等离子体增强化学气相沉积，其采用SilkS或S^6气体、氮源气体如犯或见13、碳源气体如CH4、及或氧源气体如〇2。由于采用相同的硅烷类气体，沉积接点蚀刻停止层90与形成硅化物层80如钴硅化物）的工艺可进行于相同的真空腔室或相同的形成工具，只需简单改变源气体与其他参数如温度或压力）。在一实施例中，在沉积接点蚀刻停止层前，先提供氮源气体如NH3。如此一来，形成接点蚀刻停止层的步骤，将使残留于第二层间介电层60的表面上的Si形成介电材料如SiN。[0074]接着如图8所示，形成第三层间介电层100于接点蚀刻停止层90上。第三层间介电层100的材料与形成工艺，与第一层间介电层40及或第二层间介电层60的材料与形成工艺类似。此外，接点开口109形成于第三层间介电层100与接点蚀刻停止层90中。在一些实施例中，形成接点开口1〇9的蚀刻步骤停止于硅化物层80上。换言之，硅化物层80可作为蚀刻停止层。在其他实施例中的接点蚀刻工艺时，蚀刻并移除接点开口的底部的硅化物层80。[0075]此外，通孔插塞110形成于接点开口109中，以电性连接至第一金属层75,如图9所示。通孔插塞110包含一或多层的导电材料如!^11^、：11、八1^、上述的合金、或其他合适材料。[0076]应理解的是可对图9的装置进行额外的互补金属氧化物半导体工艺，以形成多种结构如内连线金属层、介电层、保护层、与类似物。[0077]图10A至图10C是本公开一些实施例的剖视图。图10A至图10C仅显示结构的相关部分。[0078]在图10A中，硅化物层80完全覆盖第一金属层75的上表面。图10B与图10C不同于图10A，硅化物层80只覆盖第一金属层75其部分的上表面。在图10B中，硅化物层80只形成于通孔插塞110下。在图10C中，硅化物层80形成于第一金属层75的上表面上，除了通孔插塞11〇形成处。在一些实施例中，在形成接点开口109后，移除硅化物层80以形成图10C的结构。移除硅化物层80的方法可为等离子体处理或离子轰击处理。接着选择性的成长金属材料如钴），使移除硅化物后形成的凹陷填有金属材料。[0079]图11A至图11C是本公开一些实施例的剖视图。图11A至图11C仅显示结构的相关部分。[0080]依据形成接点开口1〇9的接点蚀刻条件（比如过蚀刻条件），通孔插塞的底部位置将有所不同。在图11A中，通孔插塞110的底部位于硅化物层80的上表面。在图11B中，通孔插塞110的底部位于硅化物层80其沿着Z方向的中间处。换言之，通孔插塞110部分地埋置于硅化物层80中。在图11C中，通孔插塞110接触第一金属层75的上表面。换言之，通孔插塞11〇穿过硅化物层80。[0081]图12是本公开另一实施例的剖视图。图丨2仅显示结构的相关部分。[0082]在图12中，形成相对厚的硅化物层80。在一些实施例中，硅化物层80的厚度介于约5nm至约lOnm之间。如图12所示，硅化物层8〇自第二层间介电层的上表面凸起。综上所述，接点蚀刻停止层9〇具有隆起的阶状物。在一些实施例中，位于第二层间介电层上的接点蚀刻停止层9〇的上表面，与位于硅化物层8〇上的接点蚀刻停止层90的上表面之间的高度差异H1，介于约0.5nm至约4nm之间。[0083]图13是本公开另一实施例的剖视图。在一些实施例中，第一金属层75具有实质上矩形的形状，且可沿着平面图的Y向延伸。在这些例子中，两个以上的通孔插塞11〇a与ll〇B位于第一金属层75上，如图13所示。[0084]图14至图17是本公开另一实施例中，半导体装置于工艺中的多个阶段中沿着图^的剖线n-n的剖视图。应理解的是，在图14至图17的工艺之前、之中、或之后可进行额外步骤，且此方法的额外实施例可省略一些步骤或将其置换为其他步骤。步骤工艺的顺序可交换。与前述实施例相同或类似的结构、设置、材料、及或工艺可用于下述实施例，且可省略相关的细节说明。[0085]与图6及图7的结构与工艺不同，接点蚀刻停止层90与第三层间介电层1〇〇形成于图5的结构上，而不形成硅化物层于第一金属层75上，如图14所示。此外，接点开口109形成于第三层间介电层100与接点蚀刻停止层90中，以露出第一金属层75的部分上表面，如图15所示。[0086]接着形成硅化物层80于接点开口109的底部的第一金属层75的上表面上。硅化物层的形成方法可与前述类似。[0087]接着形成通孔插塞110于通孔开口109中，如图17所示。图17与图10B类似，硅化物层80只形成于通孔插塞110下。在一些实施例中，接点蚀刻停止层90的厚度大于或等于通孔插塞110的一半高度。[0088]图I8至图21是本公开另一实施例中，半导体装置于工艺中的多个阶段中沿着图1A的剖线n-xi的剖视图。应理解的是，在图18至图21的工艺之前、之中、或之后可进行额外步骤，且此方法的额外实施例可省略一些步骤或将其置换为其他步骤。步骤工艺的顺序可交换。与前述实施例相同或类似的结构、设置、材料、及或工艺可用于下述实施例，且可省略相关的细节说明。[0089]在前述实施例中，在形成接点蚀刻停止层与接点孔65如图2与图3所示之前，先形成硅化物层55。如图18所示的下述实施例中，未形成硅化物层于源极漏极区50上即形成接点蚀刻停止层33。接着如图19所示，形成接点孔65以露出部分源极漏极区50。[0090]接着形成硅化物层55于源极漏极区50上，如图20所示。通过与图4至图5所述的步骤类似的方法，可形成粘着层70视情况，非必要与第一金属层75,如图21所示。在图21中，硅化物层55只形成于源极漏极区50之间的界面，而接点蚀刻停止层33直接接触源极漏极区50。[0091]硅化物层55亦形成于金属栅极结构10上的接点孔的底部，如图20所示。[0092]在形成图21所示的结构后，进行前述实施例解释的步骤以形成通孔插塞110。[0093]与现有技术相较，上述多种实施例或实施例具有多种优点。举例来说，本公开实施例的娃化物层如钴娃化物形成于第一金属层（如钴的表面上，桂化物层可作为保护层以保护下方的金属层如钴在空气与后续工艺步骤中免于氧化或损伤。此外，当形成用于通孔插塞的接点开口时，硅化物层可作为蚀刻停止层，比避免通孔穿透至下方层。此外，硅化物层可选择性地形成于第一金属层的表面上换言之，只成长在金属表面而不成长在绝缘层），且硅化物层与接点蚀刻停止层可形成于相同的真空腔室或相同的沉积膜工具中。上述特征可降低电阻，避免漏电流以及过度蚀刻。若硅化物层沉积于整片晶片上并转换成硅化物层，而不是选择性地生长在第一金属层表面，则其余的硅化物将成为第一金属层之间漏电路径，导致额外漏电流。[0094]应理解的是，上述内容不需说明所有优点，并非所有的实施例或例子均需包含特定优点，且其他实施例或实例自可具有不同优点。[0095]在本公开一实施例中，半导体装置的形成方法包括:形成第一接点孔于源极漏极区或栅极上的一或多个介电层中。形成粘着层于第一接点孔中。形成第一金属层于第一接点孔中的粘着层上。形成硅化物层于第一金属层的上表面上。硅化物层包含的金属元素与第一金属层相同。[0096]在一些实施例中，半导体装置的形成方法还包括形成一绝缘层于该硅化物层与该或所述多个介电层的最上层上，其中该绝缘层与该或所述多个介电层的最上层的材料不同。[0097]在一些实施例中，该绝缘层的组成为5113丨：、8^1与3;[^中的至少一者。[0098]在一些实施例中，半导体装置的形成方法还包括:形成一额外介电层于该绝缘层上;形成一第二接点孔于该额外介电层与该绝缘层中；以及形成一第二金属层于该第一金属层上以电性连接至该第一金属层。[00"]在一些实施例中，该第二金属层直接接触该硅化物层的上表面，或。[0100]在一些实施例中，该第二金属层穿过该硅化物层以直接接触该第一金属层。[0101]在一些实施例中，该源极漏极区包含一源极漏极硅化物层；以及该粘着层接触该源极漏极硅化物层。[0102]在一些实施例中，该硅化物层覆盖该第一金属层的所有上表面。[0103]在一些实施例中，该硅化物层覆盖该第一金属层的部分上表面。[WO4]在一些实施例中，半导体装置的形成方法还包括:形成一额外介电层于该绝缘层上;形成一第二接点孔于该额外介电层与该绝缘层中；以及形成一第二金属层于该第一金属层上以电性连接至该第一金属层。[0105]在一些实施例中，该第二金属层直接接触该第一金属层。[0106]在一些实施例中，该第二金属层直接接触该硅化物层。[0107]在本公开另一实施例中，半导体装置的形成方法包括:形成第一接点孔于源极漏极区或栅极上的一或多个介电层中。形成第一金属层于第一接点孔中。形成较上硅化物层于第一金属层的上表面上。源极漏极区与栅极中至少一者包含较下硅化物层。第一金属层接触较下硅化物层。较上硅化物层覆盖第一金属层的至少部分上表面。较上硅化物层包含的金属元素与第一金属层相同。[0108]在一些实施例中，半导体装置的形成方法还包括形成一绝缘层于较上硅化物层与该或所述多个介电层的最上层上，其中该绝缘层与该或所述多个介电层的最上层的材料不同。[0109]在一些实施例中，半导体装置的形成方法还包括:形成一额外介电层于该绝缘层上;形成一第二接点孔于该额外介电层与该绝缘层中；以及形成一第二金属层于该第一金属层上以电性连接至该第一金属层。[0110]在一些实施例中，该较上硅化物层自该或所述多个介电层的最上层的上表面凸起。[0111]在本公开另一实施例中，半导体装置包括场效晶体管，且包括源极漏极区；源极漏极硅化物层，形成于源极漏极区上；以及第一接点，连接至源极漏极硅化物层。第一接点包括第一金属层。第一金属层的上表面至少被硅化物层覆盖。硅化物层包含的金属元素与第一金属层相同。[0112]在一些实施例中，该第一接点还包括一粘着层，且该粘着层位于该第一金属层与该源极漏极硅化物层之间。[0113]在一些实施例中，半导体装置还包括一介电层，其中该第一接点埋置于该介电层中，且该硅化物层自该介电层的上表面凸起。[0114]在一些实施例中，该硅化物层的组成为钴硅化物，且该第一金属层的组成为钴。[0115]上述实施例的特征有利于本领域技术人员理解本公开实施例。本领域技术人员应理解可采用本公开实施例作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及或相同优点。本领域技术人员亦应理解，这些等效置换并未脱离本公开实施例的精神与范畴，并可在未脱离本公开实施例的精神与范畴的前提下进行改变、替换、或更动。

权利要求：1.一种半导体装置的形成方法，包括：形成一第一接点孔于一源极漏极区或一栅极上的一或多个介电层中；形成一粘着层于该第一接点孔中；形成一第一金属层于该第一接点孔中的该粘着层上；以及形成一桂化物层于该第一金属层的上表面上，其中该硅化物层包含的金属元素与该第一金属层相同。2.如权利要求1所述的半导体装置的形成方法，还包括形成一绝缘层于该娃化物层与该或所述多个介电层的最上层上，其中该绝缘层与该或所述多个介电层的最上层的材料不同。3.如权利要求2所述的半导体装置的形成方法，还包括：形成一额外介电层于该绝缘层上；形成一第二接点孔于该额外介电层与该绝缘层中；以及形成一第二金属层于该第一金属层上以电性连接至该第一金属层。4.如权利要求1所述的半导体装置的形成方法，其中该源极漏极区包含一源极漏极硅化物层；以及该粘着层接触该源极漏极硅化物层。5.如权利要求1所述的半导体装置的形成方法，其中该硅化物层覆盖该第一金属层的所有上表面。6.如权利要求1所述的半导体装置的形成方法，其中该硅化物层覆盖该第一金属层的部分上表面。7.—种半导体装置的形成方法，包括：形成一第一接点孔于一源极漏极区或一栅极上的一或多个介电层中；形成一第一金属层于该第一接点孔中；以及形成一较上桂化物层于该第一金属层的上表面上，其中该源极漏极区与该栅极中至少一者包含一较下硅化物层，该第一金属层接触该较下硅化物层，该较上硅化物层覆盖该第一金属层的至少部分上表面，且该较上硅化物层包含的金属兀素与该第一金属层相同。8.如权利要求7所述的半导体装置的形成方法，还包括形成一绝缘层于较上硅化物层与该或所述多个介电层的最上层上，其中该绝缘层与该或所述多个介电层的最上层的材料不同。9.一种半导体装置，包括一场效晶体管，且包括：一源极漏极区；一源极漏极硅化物层，形成于该源极漏极区上；以及一第一接点，连接至该源极漏极硅化物层，其中：该第一接点包括一第一金属层；该第一金属层的上表面至少被一硅化物层覆盖；以及该硅化物层包含的金属元素与该第一金属层相同。10.如权利要求9所述的半导体装置，还包括一介电层，其中该第一接点埋置于该介电层中，且该硅化物层自该介电层的上表面凸起。

百度查询： 台湾积体电路制造股份有限公司 半导体装置与其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD