申请/专利权人：朗姆研究公司

申请日：2017-05-08

公开（公告）日：2020-10-16

公开（公告）号：CN107346745B

主分类号：H01L21/56(20060101)

分类号：H01L21/56(20060101);H01L21/67(20060101);H01L23/29(20060101)

优先权：["20160506 US 62/333,054","20160928 US 15/279,310"]

专利状态码：有效-授权

法律状态：2020.10.16#授权;2017.12.08#实质审查的生效;2017.11.14#公开

摘要：本发明提供了封装方法，具体提供了适于在低于约300℃的温度下沉积低氢含量的、密封的薄封装层的方法和装置。方法包括在将衬底暴露于沉积反应物时对等离子体施以脉冲，并且对沉积的封装膜后处理以使其致密化并降低氢含量。后处理方法包括在低于约300℃的衬底温度下周期性地暴露于没有反应物的惰性等离子体并暴露于紫外辐射。

主权项：1.一种封装衬底上的存储器装置的方法，所述方法包括：i在低于300℃的衬底温度下将具有存储器装置的所述衬底暴露于沉积前体和反应物；以及ii点燃等离子体以在所述存储器装置上沉积封装层，所述封装层是密封的并且具有小于15％的氢含量，还包括在低于300℃的温度下将所述封装层暴露于后处理工艺，并且对所述等离子体施以脉冲以沉积所述封装层，其中所述后处理工艺包括将所述衬底暴露于后处理气体并在没有反应物的情况下点燃第二等离子体或者所述后处理工艺包括将所述衬底暴露于紫外辐射。

全文数据：封装方法技术领域本发明总体上涉及半导体处理领域，更具体地涉及封装方法。背景技术[0001]半导体器件制造涉及存储器堆叠的形成，存储器堆叠通常对氧化和水分敏感，并且可能不能承受高温操作或暴露于能量物质。因此，在后续处理之前，存储器堆叠通常被封装。然而，沉积封装层的常规方法可能损坏处理室的部件，或损坏衬底材料。此外，常规技术可能不能形成足够薄且密封的层。发明内容[0002]本文提供了用于在存储器装置上形成封装层的方法和装置。一个方面涉及一种封装衬底上的存储器装置的方法，所述方法包括：（i在低于300°C的衬底温度下将具有存储器装置的衬底暴露于沉积前体和反应物;和（ii点燃等离子体以在存储器装置上沉积封装层，封装层是密封的并且具有小于15%的氢含量。[0003]在多种实施方式中，该方法还包括在低于300°C的温度下将封装层暴露于后处理工艺。[0004]例如，在一些实施方式中，后处理工艺包括将衬底暴露于后处理气体并在没有反应物的情况下点燃第二等离子体。衬底可以暴露于后处理气体和第二等离子体持续介于约10秒至约50秒之间的持续时间。在一些实施方式中，后处理气体是氮、氨、氦、氩及其组合中的任一种。该方法还可以包括重复（i和（ii以形成封装层。[0005]在另一个示例中，在一些实施方式中，后处理工艺包括将衬底暴露于紫外辐射。紫外福射可以在约180nm和约600nm之间的波长下发射约60秒至约600秒之间的持续时间。[0006]在多种实施方式中，沉积的封装层是氮化硅、未掺杂碳化硅、掺杂氧的碳化硅、氮化锗、未掺杂碳化锗和掺杂氧的碳化锗中的任何一种。[0007]在多种实施方式中，该方法包括对等离子体施以脉冲以沉积封装层。等离子体的脉冲可以具有在约0.02毫秒至约5毫秒之间的脉冲持续时间。等离子体可以以约IOOHz和约6Hz之间的脉冲频率施以脉冲。在一些实施方式中，原位产生等离子体。在一些实施方式中，沉积前体是含硅前体或含锗前体。[0008]在多种实施方式中，通过远程等离子体增强化学气相沉积来沉积封装层。例如，在一些实施方式中，等离子体是在其中容纳衬底的处理区域上游并与该处理区域分离的区域中产生的。在一些实施方式中，远程等离子体增强化学气相沉积包括：（a使反应物流到远程等离子体产生区域并点燃等离子体以产生反应物自由基；（b通过喷头将反应物自由基引入衬底;和c在引入反应物自由基的同时将喷头下游的沉积前体引导至衬底。衬底可以在具有约1.5托和约7托之间的室压强的室中进行处理。[0009]在多种实施方式中，存储器装置是磁阻随机存取存储器。在多种实施方式中，存储器装置包括磁隧道结。[0010]封装层可以沉积到约50埃至约500埃之间的厚度。在其中使用后处理工艺的一些实施方式中，后处理工艺可以在封装层沉积到约20埃至约50埃之间的厚度之后进行。[0011]在多种实施方式中，通过等离子体增强化学气相沉积沉积封装层。沉积在存储器装置上的封装层可以具有在约70%和约90%之间的台阶覆盖率。在多种实施方式中，衬底被图案化有约1.5:1和约20:1之间的深宽比的特征。[0012]封装层可以是通过将衬底暴露于含硅前体和含氮反应物而沉积的氮化硅膜。在一些实施方式中，封装层是通过将衬底暴露于含硅和碳的前体和氢而沉积的碳化硅膜。[0013]该方法还可以包括在沉积封装层之前，将衬底加热至约300°C的温度。[0014]另一方面涉及一种封装衬底上的存储器装置的方法，所述方法包括（i在低于约300°C的衬底温度下将衬底暴露于沉积前体和反应物;和b当衬底暴露于沉积反应物时，以约IOOHz和约6Hz之间的脉冲频率对等离子体施以脉冲持续约0.02毫秒和约5毫秒的持续时间，以形成封装层，使得形成的封装层是氮化硅、未掺杂碳化硅、掺杂氧的碳化硅、氮化锗、未掺杂碳化锗和掺杂氧的碳化锗中的任何一种。[0015]该方法可以进一步包括在沉积膜之后，在低于约300°C的衬底温度下将膜暴露于后处理工艺以形成封装层。后处理工艺可以包括将衬底暴露于后处理气体并在没有含硅或含锗反应物的情况下点燃等离子体。在一些实施方式中，后处理工艺包括将衬底暴露于紫外辐射。[0016]另一方面涉及存储器装置，所述存储器装置包括:存储器堆叠；气密封装层，其被沉积在存储器堆叠上并封装存储器堆叠，封装层通过暴露于沉积前体、反应物和等离子体而在低于约300°C的衬底温度下沉积，所述封装层具有低于15%的氢含量。在多种实施方式中，封装层具有至少70%的台阶覆盖率。在一些实施方式中，暴露可以包括使用在约0.02毫秒至约5毫秒之间的等离子体脉冲持续时间对等离子体施以脉冲。可以在低于约300°C的衬底温度下使用UV暴露对封装层进行后处理。在一些实施方式中，在具有后处理气体的情况下利用暴露于第二等离子体持续约10秒至约50秒之间的持续时间来对封装层进行后处理。[0017]在一些实施方式中，封装层是氮化娃（SiN、碳化娃（SiC、掺杂氧的碳化娃SiCO、氮化锗®eN、碳化锗®eC和掺杂氧的碳化锗®eC0中的任何一种。[0018]可以使用远程等离子体化学气相沉积来沉积封装层。[0019]另一方面涉及一种用于处理包括半导体材料的半导体衬底的装置，该装置包括：一个或多个处理室，由此至少一个处理室包括用于加热半导体衬底的加热基座；等离子体发生器;通向处理室的一个或多个气体入口和相关联的流控制硬件；以及控制器，其具有至少一个处理器和存储器，由此所述至少一个处理器和所述存储器彼此通信地连接，所述至少一个处理器至少与所述流控制硬件可操作地连接，并且所述存储器存储用于通过下列操作控制所述至少一个处理器以至少控制所述流控制硬件的计算机可执行指令：（i将所述基座温度设置为低于约300°C的温度；（ii将沉积前体和反应物引入所述一个或多个处理室;和（iii当沉积前体和反应物被引入一个或多个处理室时，以脉冲方式点燃等离子体以形成氢含量小于15%的气密密封层。[0020]计算机可执行指令可以包括以约IOOHz和约6Hz之间的脉冲频率在（iii对等离子体施以脉冲持续介于约0.02毫秒和约5毫秒之间的脉冲持续时间。在一些实施方式中，存储器还存储用于通过下列操作控制至少一个处理器以至少控制流控制硬件的计算机可执行指令：（iv在以脉冲方式点燃等离子体之后，停止沉积前体和反应物流入一个或多个处理室；（V将惰性气体引入所述一个或多个处理室;和Vi将等离子体点燃持续介于约10秒至约50秒之间的持续时间。[0021]在一些实施方式中，装置还包括紫外线辐射源，由此存储器还存储用于控制至少一个处理器以至少通过接通紫外线辐射源来控制流控制硬件的计算机可执行指令。[0022]具体而言，本发明的一些方面可以阐述如下：1.一种封装衬底上的存储器装置的方法，所述方法包括：i在低于300°C的衬底温度下将具有存储器装置的所述衬底暴露于沉积前体和反应物；以及ii点燃等离子体以在所述存储器装置上沉积封装层，所述封装层是密封的并且具有小于15%的氢含量。2.根据条款1所述的方法，其还包括在低于300°C的温度下将所述封装层暴露于后处理工艺。3.根据条款1所述的方法，其中所述封装层选自氮化娃、未掺杂的碳化娃、掺杂氧的碳化硅、氮化锗、未掺杂的碳化锗和掺杂氧的碳化锗。4.根据条款1所述的方法，其还包括对所述等离子体施以脉冲以沉积所述封装层。5.根据条款4所述的方法，其中所述等离子体的脉冲具有介于约0.02毫秒和约5毫秒之间的脉冲持续时间。6.根据条款4所述的方法，其中所述等离子体以介于约IOOHz和约6Hz之间的脉冲频率被施以脉冲。7.根据条款1所述的方法，其中所述封装层通过远程等离子体增强化学气相沉积沉积。8.如条款7所述的方法，其中远程等离子体增强化学气相沉积包括：a使所述反应物流到远程等离子体产生区域并点燃等离子体以产生反应物自由基；b通过喷头将所述反应物自由基引入所述衬底；以及c在引入所述反应物自由基时将所述喷头下游的所述沉积前体引入所述衬底。9.根据条款2所述的方法，其中所述后处理工艺包括将所述衬底暴露于后处理气体并在没有反应物的情况下点燃第二等离子体。10.根据条款9所述的方法，其中所述衬底暴露于所述后处理气体和所述第二等离子体持续介于约10秒和约50秒之间的持续时间。11.根据条款9所述的方法，其中所述后处理气体选自氮、氨、氦、氩及其组合。12.根据条款2所述的方法，其中所述后处理工艺包括将所述衬底暴露于紫外辐射。13.根据条款1-12中任一项所述的方法，其中所述存储器装置是磁阻随机存取存储器。14.根据条款1-12中任一项所述的方法，其中所述存储器装置包括磁隧道结。15.根据条款1-12中任一项所述的方法，其中所述封装层被沉积到介于约50埃和约500埃之间的厚度。16.根据条款1-12中任一项所述的方法，其中所述封装层通过等离子体增强化学气相沉积来沉积。17.根据条款1-12中任一项所述的方法，其中沉积在所述存储器装置上的所述封装层具有介于约70%和约90%之间的台阶覆盖率。18.根据条款1-12中任一项所述的方法，其中所述封装层是通过将所述衬底暴露于含硅前体和含氮反应物而沉积的氮化硅膜。19.根据条款1-12中任一项所述的方法，其中所述封装层是通过将所述衬底暴露于含硅和含碳的前体和氢而沉积的碳化硅膜。20.根据条款1-12中任一项所述的方法，其还包括在沉积所述封装层之前，将所述衬底加热至约300°C的温度。21.—种封装衬底上的存储器装置的方法，所述方法包括：i在低于约300°C的衬底温度下将所述衬底暴露于沉积前体和反应物；以及b当所述衬底暴露于沉积反应物时，以介于约IOOHz和约6Hz之间的脉冲频率对等离子体施以脉冲持续介于约0.02毫秒和约5毫秒的持续时间，以形成封装层，其中所形成的所述封装层选自氮化硅、未掺杂的碳化硅、掺杂氧的碳化硅、氮化锗、未掺杂的碳化锗和掺杂氧的碳化锗。22.根据条款21所述的方法，其还包括在沉积所述膜之后，在低于约300°C的衬底温度下将所述膜暴露于后处理工艺以形成所述封装层。23.根据条款22所述的方法，其中所述后处理工艺包括将所述衬底暴露于后处理气体并在没有含硅或含锗反应物的情况下点燃等离子体。24.根据条款22所述的方法，其中所述后处理工艺包括将所述衬底暴露于紫外辐射。25.—种存储器装置，其包括：存储器堆叠；气密封装层，其沉积在所述存储器堆叠上并封装所述存储器堆叠，所述封装层通过暴露于沉积前体、反应物和等离子体在低于约300°C的衬底温度下沉积，所述封装层具有低于15%的氢含量。26.根据条款25所述的存储器装置，其中所述封装层具有至少70%的台阶覆盖率。27.根据条款25所述的存储器装置，其中所述封装层选自氮化硅SiN、碳化硅SiC、掺杂氧的碳化硅SiCO、氮化锗®eN、碳化锗®eC和掺杂氧的碳化锗®eCO。28.根据条款25-27中任一项所述的存储器装置，其中所述暴露于所述沉积前体包括使用介于约0.02毫秒和约5毫秒之间的等离子体脉冲持续时间对所述等离子体施以脉冲。29.根据条款25-27中任一项所述的存储器装置，其中所述封装层在低于约300°C的衬底温度下使用UV暴露进行后处理。30.根据条款25-27中任一项所述的存储器装置，其中所述封装层在具有后处理气体的情况下利用暴露于第二等离子体持续介于约10秒和约50秒之间的持续时间进行后处理。31.根据条款25-27中任一项所述的存储器装置，其中使用远程等离子体化学气相沉积来沉积所述封装层。32.—种用于处理包含半导体材料的半导体衬底的装置，所述装置包括：一个或多个处理室，其中至少一个处理室包括用于加热所述半导体衬底的加热基座；等离子体发生器；通向所述处理室的一个或多个气体入口和相关联的流控制硬件；以及控制器，其具有至少一个处理器和存储器，其中所述至少一个处理器和所述存储器彼此通信地连接，所述至少一个处理器至少与所述流控制硬件可操作地连接，以及所述存储器存储计算机可执行指令，所述计算机可执行指令用于控制所述至少一个处理器，以至少通过以下操作控制所述流控制硬件：i将基座温度设定为低于约300°C的温度；ii将沉积前体和反应物引入所述一个或多个处理室；以及iii当将所述沉积前体和所述反应物引入所述一个或多个处理室时，以脉冲方式点燃等离子体，以形成小于15%氢含量的气密封装层。33.根据条款32所述的装置，其中所述计算机可执行指令包括在（iii中以介于约IOOHz和约6Hz之间的脉冲频率对等离子体施以脉冲持续介于约0.02毫秒和约5毫秒之间的脉冲持续时间。34.根据条款32所述的装置，其中所述存储器还存储用于控制所述至少一个处理器以至少通过以下操作来控制所述流控制硬件的计算机可执行指令：iv在以脉冲方式点燃所述等离子体之后，使所述沉积前体和所述反应物停止流到所述一个或多个处理室；V将惰性气体引入所述一个或多个处理室；以及vi将等离子体点燃持续介于约10秒和约50秒之间的持续时间。35.根据条款32所述的装置，其还包括紫外辐射源，其中所述存储器还存储用于控制所述至少一个处理器以通过接通所述紫外辐射源来至少控制所述流控制硬件的计算机可执行指令。[0023]参照附图进一步描述这些方面和其它方面。附图说明[0024]图1是具有经受潮水分和空气暴露的封装层的示例性存储器堆叠的示意图。[0025]图2A-2C是描绘根据所公开的实施方式的方法的操作的工艺流程图。[0026]图3是示出根据某些公开的实施方式的方法的示例的时序图。[0027]图4-6是用于执行所公开的实施方式的示例性处理室的示意图。[0028]图7是用于执行所公开的实施方式的示例性处理工具的示意图。[0029]图8是来自实验数据的膜的傅立叶变换红外光谱。[0030]图9是具有根据所公开的实施方式进行的实验中沉积的封装层的衬底的示意图。[0031]图10是来自实验数据的膜的傅里叶变换红外光谱。[0032]图11是来自实验数据的膜的傅里叶变换红外光谱。[0033]图12A和12B是具有根据所公开的实施方式进行的实验中沉积的封装层的衬底的图像。[0034]图13A是在实验中沉积的多种封装层的氢含量的图形。[0035]图13B是在实验中沉积的多种封装层的湿蚀刻速率的图形。具体实施方式[0036]在下面的描述中，阐述了许多具体细节以提供对所呈现的实施方式的透彻理解。所公开的实施方式可以在没有这些具体细节中的一些或全部的情况下实现。在其他情况下，未详细描述公知的处理操作，以免不必要地使所公开的实施方式不清楚。虽然将结合具体实施方式描述所公开的实施方式，但是应当理解，并不意图限制所公开的实施方式。[0037]在本发明中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”和“部分制造的集成电路”可互换使用。本领域普通技术人员会理解，术语“部分制造的集成电路”可以指在其上的集成电路制造的许多阶段的任何阶段期间的硅晶片。在半导体器件工业中使用的晶片或衬底通常具有200mm、或300mm或450mm的直径。除非另有说明，否则本文所述的处理细节例如，流率、功率电平等）与300mm直径衬底的处理相关，或与被配置成处理300mm直径衬底的处理室相关，并且可以适当地缩放用于其他尺寸的衬底或室。[0038]半导体制造工艺涉及制造通常包括对氧化和水分敏感的材料的存储器堆叠。此夕卜，存储器堆叠还可以包括不能承受高温操作或暴露于能量物质的材料。因此，存储器堆叠通常在后续处理之前被封装。[0039]存储器的一个示例是包括多个薄金属层或膜的磁性随机存取存储器MRAM，多个薄金属层或膜可以被顺序蚀刻以形成磁隧道结堆叠。磁隧道结MTJ包含两种磁性材料之间的薄电介质阻挡层。电子通过量子隧穿的过程通过势皇。这可以作为磁基存储器的基础。图1提供了具有存储器堆叠的衬底101的示例，存储器堆叠具有包括第一磁性层l〇5a，电介质层105b和第二磁性层105c的磁隧道结。层103设置在第一磁性层105a和衬底103之间，层107可以是阻挡层。各种合适的化学物质可以用于这些层中的每一层，并且每个层可以包括多于一层。[0040]保形封装层109覆盖两个堆叠。常规封装层109可以包括氢115,氢115可以扩散到磁隧道结中并且导致含氮层110的形成。缺陷封装层109也可以容易受到损伤120的影响，当材料暴露于水分如水分子130时可能形成损伤120。[0041]沉积封装层的常规技术不足以实现最佳结果。例如，使用常规技术沉积的封装层导致高的氢含量，这可能引起如上文关于图1所述的扩散;低的密度和气密性，这可能导致封装层的剥离或去除以及质量不足以保护下面的存储器；以及低台阶覆盖率，例如针对具有4:1的深宽比的通孔具有大致约30%至约50%的台阶覆盖率，从而可以引起存储材料的部分暴露的侧壁。[0042]沉积的膜也是保形的。膜的一致性可以通过台阶覆盖率来衡量。本文所述的“台阶覆盖率”通过将侧壁上的沉积膜的平均厚度除以在特征顶部的沉积膜的平均厚度并将其乘以100来获得百分比来计算。[0043]为了解决这些问题中的一些问题，已经开发了在封装层中实现低氢含量的技术，但是这种技术通常在存储器堆叠不能忍受的高温下进行，从而导致对存储器例如磁隧道结中的电介质层的蚀刻或损坏，导致不均匀的存储器堆叠。[0044]本文提供了用于使用在低于约300°C的低温下进行的技术沉积具有低氢含量、高密度和气密性以及高台阶覆盖率的密封层的方法和装置。多种公开的实施方式可以在约0.1托和约20托之间的压强下进行。在许多实施方式中，所公开的方法可以在低于约300°C，例如约250°C或约200°C，或在介于约200°C和约250°C之间的衬底温度下进行。在这样的实施方式中，基座可以被设定为低于约300°C的温度以控制衬底温度。例如，对于MRAM和相变随机存取存储器PCRAM应用，衬底上的材料可能对高温敏感。[0045]可以通过等离子体增强化学气相沉积PECVD和或远程等离子体增强化学气相沉积RPCVD沉积膜。在多种实施方式中，通过将衬底暴露于沉积前体和反应物，同时以短脉冲对等离子体施以脉冲，从而沉积膜，短脉冲例如具有介于约〇.Ol毫秒和约5毫秒之间，或介于约0.02毫秒和约5毫秒之间，或介于约0.05毫秒和约5毫秒之间，或介于约0.05毫秒和约1.9毫秒之间，介于约0.5毫秒和约1.9毫秒之间的脉冲持续时间的脉冲。在多种实施方式中，使用介于约IOOHz和约6Hz之间的脉冲频率对等离子体施以脉冲。[0046]多种实施方式涉及沉积，随后进行一个或多个后处理工艺操作。后处理工艺操作包括在暴露于惰性气体期间周期性地暴露于惰性气体和点燃等离子体。例如，在一些实施方式中，在封装层被沉积之后，封装层可以暴露于氩等离子体持续介于约10秒和约50秒之间的持续时间。在多种实施方式中，可以通过在⑴包括短脉冲等离子体的PECVD沉积和2暴露于惰性气体和等离子体之间的循环来沉积封装层。另一种后处理工艺操作包括在低于300°C的衬底温度下将沉积的封装层暴露于紫外辐射。[0047]由公开的实施方式沉积的膜的氢含量具有比通过常规技术沉积的封装层通常具有25%和35%之间的氢含量）的氢含量低约50%至70%。在多种实施方式中，沉积的封装膜具有原子百分比介于约10%和15%之间的氢含量用FTIR。[0048]本文所述的方法可以用于沉积具有任何合适化学物质的封装层，化学物质可以包括IV族元素氮化物或碳化物，其中任何一种可以被掺杂例如用氧或未掺杂。在多种实施方式中，封装层可以是以下化学物或其组合中的任一种:氮化硅SiN、碳化硅SiC、掺杂氧的碳化硅SiCO、氮化锗®eN、碳化锗GeC和掺杂氧的碳化锗®eC0。[0049]公开的实施方式可适用于将封装层沉积达到介于约50埃和约500埃之间的厚度。例如，沉积在MRAM堆叠上的封装层可以具有约150埃和约300埃之间的厚度。沉积在PCRAM堆叠上的另一示例性封装层的厚度可以为约50埃。公开的实施方式可以实现大于约70%，或大于约90%，或介于约70%和约90%之间的台阶覆盖率。[0050]图2A提供了描绘根据所公开的实施方式可以执行的操作的工艺流程图。在操作201中，提供包括存储器堆叠的衬底。在多种实施方式中，将衬底提供到处理室。下面将参考图4-6进一步描述示例性处理室。[0051]衬底可以是娃晶片（例如200mm晶片、300mm晶片或450mm晶片），包括具有沉积在其上的一层或多层材料例如电介质、导电或半导体材料）的晶片。下伏层的非限制性示例包括电介质层和导电层，例如氧化娃、氮化娃、碳化娃、金属氧化物、金属氮化物、金属碳化物和金属层。在一些实施方式中，衬底包括诸如磁隧道结之类的堆叠。在一些实施方式中，衬底包括两个或更多个堆叠，每个堆叠包括诸如图1所示的层之类的层。堆叠之间的间隔可以是窄的，使得堆叠之间的深宽比可以介于约1:1和约60:1之间，或大于约1.5:1，或大于约4:1，或介于约1.5:1和60:1之间，或介于约1.5:1和40:1之间，或介于约1.5:1和20:1之间，如约5:1。在一些实施方式中，堆叠之间的空间可以被称为“特征”。堆叠可以包含非挥发性和铁磁性材料，例如：0小6、111、附^?1、1?11及其组合例如〇^6，并且可以包括电介质层，例如在两层铁磁材料之间的MgO层。一些堆叠材料可以包括与硼组合的任何上述铁磁层，例如CoFeB0[0052]在操作201之后和操作203之前，衬底可以经受“温度浸泡”，由此将衬底加热到对衬底进行如本文所述的各种操作时的处理温度。例如，所公开的方法可以在低于约300°C，例如约250°C或约200°C，或介于约200°C和约250°C之间的衬底温度下进行。因此，在一些实施方式中，将衬底暴露于温度浸泡，使得将保持处理室中的衬底的基座被设置到例如约250°：的温度以将衬底加热至工艺温度并在处理之前稳定温度。[0053]在操作203中，将封装层沉积在存储器堆叠上。在多种实施方式中，将封装层沉积在两个或多个存储器堆叠上。在许多实施方式中，封装层作为保形膜沉积。[0054]封装层可以通过各种方法沉积。图2B和2C提供了根据所公开的实施方式的描绘沉积封装层的两个示例性方法的操作的工艺流程图。[0055]可以使用图2B的操作来执行图2A的操作203。在图2B的操作213a中，可以在低衬底温度下将衬底暴露于沉积前体和反应物。例如，在多种实施方式中，当衬底在低于约300°C的温度下被加热时，沉积前体和反应物的连续流可以流到容纳衬底的处理室中。[0056]取决于要沉积的封装层的类型，可以使用多种反应物沉积封装层。例如，氮化硅封装层的沉积可以通过将衬底暴露于含硅前体和含氮反应物来进行。在另一个示例中，碳化硅前体的沉积可以通过将衬底暴露于含硅前体和含碳反应物来进行。在另一个示例中，掺杂氧的碳化硅前体的沉积可以通过将衬底暴露于含硅前体和含氧和碳的反应物来进行。在另一个示例中，掺杂氧的碳化硅前体的沉积可以通过将衬底暴露于含硅和碳的前体和氢来进行。在另一个示例中，氮化锗封装层的沉积可以通过将衬底暴露于含锗前体和含氮反应物来进行。在另一个示例中，碳化锗前体的沉积可以通过将衬底暴露于含锗前体和含碳反应物来进行。在另一个示例中，掺杂氧的碳化锗前体的沉积可以通过将衬底暴露于含锗前体和含氧和碳的反应物来进行。在另一个示例中，掺杂氧的碳化锗前体的沉积可以通过将衬底暴露于含锗和碳的前体和氢来进行。[0057]在本文所述的方法中使用的一般含硅前体可以具有以下结构：其中R^RdPR3可以是相同或不同的取代基，并且可以包括硅烷、胺、卤化物、氢或有机自由基，例如烧基胺，烧氧基、烧基、稀基、块基和芳基。[0058]示例性含硅前体包括聚硅烷H3Si2-SiH2n—SiH3，其中η彡1，例如硅烷、乙硅烷、丙硅烷、丁硅烷;和三甲硅烷胺：[0059]在一些实施方式中，含娃如体是烧氧基娃烧。可以使用的烧氧基娃烧包括但不限于以下：-5卜0仏，其中1=1-3，計7=4，1?为取代的或未取代的烷基；以及HxROy-Si-Si-ORyHx，其中X=l-2，x+y=3，R是取代的或未取代的烷基。[0060]含娃如体的不例包括：甲基娃烧;二甲基娃烧3MS;乙基娃烧;丁娃烧;戊娃烧;辛硅烷;庚硅烷;己硅烷;环丁硅烷;环庚硅烷;环己硅烷;环辛硅硅;环戊硅烷；1，4-二氧杂-2，3,5,6-四硅环己烷;二乙氧基甲基硅烷DEMS;二乙氧基硅烷DES;二甲氧基甲基硅烷;二甲氧基硅烷DMOS;甲基二乙氧基硅烷MDES;甲基二甲氧基硅烷MDMS;八甲氧基十二硅氧烷（OMODDS;叔丁氧基二硅烷；四甲基环四硅氧烷（TMCTS;四氧甲基环四硅氧烷TOMCTS;三乙氧基硅烷TES;三乙氧基硅氧烷TRIES;和三甲氧基硅烷TMS或TriMOS。[0061]在一些实施方式中，含硅前体可以是具有氢原子的氨基硅烷，例如双二乙基氨基硅烷，二异丙基氨基硅烷，叔丁基氨基硅烷BTBAS或三二甲基氨基硅烷。氨基硅烷前体包括但不限于以下:Hx-Si-NRy，其中X=1-3，x+y=4，R是有机或氢化物自由基。[0062]在一些实施方式中，可以使用含卤素的硅烷，使得硅烷包括至少一个氢原子。这样的硅烷可以具有其中y多1的化学式SiXaHy。例如，在一些实施方式中可以使用二氯硅烷H2SiCl2〇[0063]示例性含氮反应物包括氮气和氨气。[0064]可以使用包括可以反应以形成氮化锗、碳化锗或掺杂氧的碳化锗层的任何含锗化合物的示例性含锗反应物。示例包括锗烷，如GenHn+4、GenHn+6、GenHn+8和GenHm，其中η是1至10的整数，η是不同于m的整数。还可以使用其它含锗化合物，例如烷基锗烷、烷基锗、氨基锗烧、碳锗烧和卤代烧经。[0065]示例性含碳反应物包括四甲基硅烷、三甲基硅烷和双三丁基氨基硅烷。在一些实施方式中，可以通过使含硅和含碳前体与氢反应来沉积碳化硅或碳化锗封装层。[0066]可以通过使用不同于一种或多种含硅前体的共反应物来沉积掺杂氧的的碳化物或者除了一种或多种含硅前体以外还使用共反应物来沉积掺杂氧的的碳化物。这种共反应物的示例包括二氧化碳C〇2、一氧化碳CO、水H2O、甲醇CH3OH、氧〇2、臭氧〇3、氮N2、一氧化氮N2O、氨NH3、甲烷CH4、乙烷C2H6、乙炔C2H2、乙烯C2H4、乙硼烷及其组合。[0067]在一些实施方式中，将氧和或二氧化碳与前体一起引入以通过在沉积期间从膜或前体中除去碳来改变碳化硅膜的组成。在一些实施方式中，可以使用含有氧和碳的反应物如甲醇）。[0068]在多种实施方式中，为了沉积掺杂氧的碳化硅封装层或掺杂氧的碳化锗封装层，可以使用氢气作为反应物。[0069]在操作213b中，当前体和反应物连续流动时，原位等离子体可通过接通或关断等离子体而点燃和施以脉冲。等离子体可以在13.56MHz的等离子体频率下点燃。在一些实施方式中，使用双频射频发生器产生等离子体。在一些实施方式中，使用单频射频发生器产生等离子体。在多种实施方式中，高频等离子体的等离子体功率在约400W0.lWcm2和约5000W1.5Wcm2之间。在多种实施方式中，低频等离子体的等离子体功率在约400W0.IWcm2和约3000WlWcm2之间。等离子体可以以约2Hz和约IOOkHz之间的脉冲频率施以脉冲，占空比在约1%至约95%的范围。占空比被定义为在持续时间T的时段期间等离子体接通的持续时间。在给定的时间段内，持续时间T包括脉冲接通时间的持续时间（等离子体处于ON状态的持续时间）和等离子体关断时间的持续时间（等离子体处于OFF状态的持续时间）。脉冲频率将被理解为1T。例如，对于等离子体脉冲周期1=10^8，频率为1八=110^8或10kHz。占空比或占空度是等离子体处于接通状态的周期T的分数或百分比，使得占空比或占空度是脉冲接通时间除以T。例如，对于等离子体脉冲周期T=100,如果脉冲接通时间为7〇ys使得等离子体在周期内处于接通状态的持续时间为7〇ys并且脉冲关断时间为3〇ys使得等离子体在周期内处于关断状态的持续时间为30ys，占空比为70%。在一些实施方式中，脉冲台阶期间的最短RF接通时间可以低至约5微秒。在一些实施方式中，最短的RF关断时间可以是约5微秒。根据占空比和频率，可以进行RF接通RF关断脉冲的各种组合。例如，在一些实施方式中，该操作可以执行约0.01毫秒至约5毫秒，或介于约0.02毫秒和约5毫秒之间，或介于约0.05毫秒和约5毫秒之间，或介于约0.05毫秒和约1.9毫秒之间，介于约0.5毫秒和约1.9毫秒之间的持续时间。在操作213b期间，根据总等离子体持续时间，等离子体可以被施以脉冲数百到数千次。[0070]不受任何特定理论的约束，认为对等离子体施以脉冲达到足以在衬底上形成具有高的台阶覆盖率的保形封装层的条件。在连续PECVD等离子体沉积中，当等离子体接通时，在室中产生离子、自由基、中性物质和其它反应性物质。离子的存在导致方向性，使得沉积在特征的侧壁上的膜可能不能均匀地沉积并且可能不能实现高的台阶覆盖率。[0071]在如本文所述的脉冲等离子体PECVD沉积中，认为当在每个脉冲之后等离子体被关断时，反应性物质按照以下顺序重新组合：电子消失重组，离子重组和自由基重组。由于脉冲非常短例如，等离子体接通持续短时间，然后关断较长持续时间以允许沉积），当等离子体关断时，电子和离子重新组合，消除了在沉积材料中离子的方向性。自由基需要更长的时间来重组，因此沉积主要是由自由基而不是由离子驱动的。然后，自由基可以深深钻入高深宽比特征（1.5:1-20:1，特别适用于大于4:1的应用），并且即使在特征底部也沉积了保形的高台阶覆盖率的膜也如此。[0072]图2C提供了根据所公开的实施方式的沉积封装层的第二示例性方法。可以使用图2C中的操作来执行图2A的操作203。图2C可以在用于远程等离子体化学气相沉积RPCVD的任何合适的装置中进行。在图6中提供了一个示例性装置，并在下面进一步详细描述。[0073]在图2C的操作223a中，将反应物引入到容纳衬底的处理室的喷头的上游的等离子体产生区域。将反应物引入该区域以产生反应物自由基。应当理解，尽管操作223a的工艺条件可以被变化以产生大多数反应物自由基，但是可能在等离子体中产生一些离子、电子和其它物质。例如，在一些实施方式中，氮气、或氮气和氢气的混合物可以被输送到等离子体产生区域并点燃以形成主要含有反应物自由基的等离子体。[0074]在多种实施方式中，反应物可以是上述关于图2B的操作213a所述的含氮反应物、含碳反应物、含氧和碳的反应物、氢或其组合中的任何一种，除了氨NH3气体以外，因为氨气可能不太容易在远程等离子体中形成反应物自由基。注意，为了沉积含硅膜或含锗膜，在该操作中，含硅或锗的前体可能不是被输送到等离子体产生区域的反应物。[0075]注意，在一些实施方式中，等离子体产生区域可以在远程等离子体发生器中。例如，在一些实施方式中，可以使用电容耦合等离子体发生器。通过将介于约500W和约500W之间的等离子体功率以13.56MHz的频率施加到等离子体产生区域来产生等离子体。可以使用约0.lWcm2至约1.5Wcm2之间的功率密度来产生等离子体。[0076]在操作223b中，从等离子体产生区域产生的反应物自由基通过喷头传送到容纳衬底的处理室。[0077]在操作223c中，将沉积前体引入到喷头下游的衬底以与反应物自由基反应并在衬底上形成封装层。在一些实施方式中，沉积前体被引入等离子体产生区域的下游。沉积前体可以流动或注入到处理室中。在多种实施方式中，沉积前体经由与喷头分开的入口输送到处理室。沉积前体可以是任何含IV族的前体，例如上面关于图2B的操作213a所述的含硅前体或含锗前体。[0078]认为从等离子体产生区域输送的反应物自由基会与沉积前体反应以形成复合自由基，其沉积到衬底表面上作为封装层。进一步认为，由于输送到室中的等离子体物质主要包含反应物自由基，与离子相反，由于在衬底表面上的离子轰击，很少甚至没有离子引起的损伤。沉积期间处理室的压强可以在约1.5托和约7托之间。在一些实施方式中，处理室可具有大于约7托的压强以沉积较保形的膜。[0079]在处理室中的衬底被加热到低于约300°C的温度时可以执行操作223a_223c。例如，在操作223c中形成的封装层可以在处理室中的基座上的衬底上形成，其中基座的温度被设定为低于约300°C，例如约250°C的温度。[0080]使用关于图2C描述的封装方法沉积的膜可以具有高的台阶覆盖率。例如，对于具有深宽比为8:1的特征的衬底，根据诸如关于操作223a-223c所描述的方法沉积的掺杂氧的碳化硅封装层可以具有大于约90%的台阶覆盖率。这样的膜也可能具有降低的氢含量，这可能是由于其中沉积膜的机理。在多种实施方式中，这样的膜可以具有较高的质量，使得膜是薄的但密封的。这些膜在侧壁上表现出相同的膜质量，例如在与磁隧道结相邻的区域上，如在衬底的场区域上。[0081]返回到图2A，在操作205中，执行可选的后处理。在一些实施方式中，本文所述的后处理方法可以与封装层的常规PECVD—起使用以减少氢含量并提高沉积层的质量。然而，使用传统的PECVD沉积的和使用公开的实施方式后处理的封装层可能不会产生具有与使用公开的实施方式（如上文关于图2B和2C所述和本文描述的后处理实施方式沉积的封装层一样的具有高台阶覆盖率的高质量膜。[0082]在一些实施方式中，后处理可以是可选的，使得使用诸如关于图2B或2C所描述的方法来沉积封装层。使用如本文所述的沉积方法和下面进一步详细描述的后处理方法的组合沉积的封装层会比没有后处理沉积的膜表现出更高的质量、更高的台阶覆盖率的膜。实施例在本文进一步详细描述。[0083]可以通过执行周期性等离子体处理来执行操作205,其示例在图2A的操作215a和215b中示出。替代地，可以通过执行在图2A的操作225中描绘的紫外UV曝光后处理工艺来执行操作205。在一些实施方式中，衬底可以经受两种后处理的一种或组合。例如，在一些实施方式中，在沉积封装层之后，可以将衬底暴露于周期性等离子体处理。在一些实施方式中，可以对包括暴露于周期性等离子体处理的第一封装层的衬底重复操作，使得在周期性等离子体处理之后，第二封装层可以沉积在经处理的第一封装层上。在一些实施方式中，在沉积封装层之后，可将衬底暴露于UV以进行UV后处理。在一些实施方式中，在沉积封装层之后，可以将衬底暴露于周期性等离子体处理，然后进行UV后处理。[0084]在操作215a中，作为一种执行后处理工艺的方法，将包含沉积的封装层的衬底在低于约300°C的衬底温度下暴露于没有含硅或含锗反应物的等离子体，以处理沉积的封装层。在其中使用后处理工艺的一些实施方式中，后处理工艺可以在封装层沉积到介于约20埃和约50埃之间的厚度之后进行。在一些实施方式中，结合操作215a执行如上文关于图2B所述的脉冲等离子体沉积，使得周期性地执行操作215a。例如，在一些实施方式中，在执行图2A中的操作203之后，由此在执行图2B的操作213a和213b之后，停止含硅前体和反应物的流，引入后处理气体，并且点燃连续等离子体以在没有含硅或含锗反应物的情况下处理沉积的膜。与单独执行脉冲等离子体PECVD相比，执行脉冲等离子体PECVD和后处理等离子体暴露于后处理等离子体的组合实现了较高的质量、较高的台阶覆盖率和较低氢含量的含硅膜。虽然使用连续等离子体沉积的常规沉积的PECVD膜可以与后处理组合使用，但是这样的膜可能不会产生具有与使用脉冲等离子体PECVD和后处理的组合沉积的膜一样的高台阶覆盖率的高质量膜。在其中通过如上参照图2B所述的脉冲等离子体PECVD工艺来沉积封装层的多种实施方式中，在操作215a期间的等离子体暴露可以比图2B的操作213b的每个等离子体脉冲的时间长。例如，在多种实施方式中，在操作215b期间的等离子体暴露可以具有约10秒至约50秒之间的持续时间，而例如在操作213b的脉冲期间用于在操作203中沉积封装层的每个等离子体脉冲可具有短的持续时间，为百分之一毫秒到几毫秒。上面参考图2B描述了操作213b中等离子体脉冲化的示例性脉冲持续时间。[0085]此外，与操作213b不同，在操作215a期间，使没有含硅或含锗的反应物流到处理室。相反，在操作215期间，当等离子体被点燃时，使诸如惰性气体之类的后处理气体流到处理室，从而产生能够改变和致密化沉积的封装层的等离子体物质。可以根据待沉积的膜的类型和在封装层沉积工艺期间使用的反应物来选择惰性气体。可能的惰性气体的一般列表包括氮气、氨气和如氦气和氩气之类的惰性气体。可以根据待沉积的膜的类型和沉积过程中使用的反应物来选择气体。后处理气体可以包括仅氮气、仅氨、氮氨混合物、仅氩气、仅氦气、氩氦混合物及其组合。也可以使用其它惰性气体。在一些实施方式中，即使在操作205中使用氮来形成氮化硅，操作207可以涉及在后处理期间暴露于氮等离子体以减少氢含量并致密化膜。据认为，定期暴露于较长持续时间的等离子体和惰性气体降低沉积的封装层的氢含量。封装层的上部区域可具有降低的氢含量。例如，在一些实施方式中，封装层的顶部约25埃至约30埃可具有降低的氢含量。[0086]在操作215b中，可以可选地重复操作203_215a，使得封装层在不同的循环中沉积，每个循环包括沉积和后处理。可以执行重复循环以提高沉积的封装层的质量。[0087]在操作225中，衬底可以在低于约300°C的衬底温度下暴露于UV辐射。对于操作225,衬底可以从沉积处理室转移到UV辐射处理室。下面参照图5描述示例性装置。可以在约180nm和约600nm之间的波长下发射紫外福射持续介于约60秒至约600秒之间的持续时间。[0088]在一些实施方式中，操作225可以在高于封装层沉积期间使用的衬底温度的温度下进行。在一些实施方式中，如果在高于300°C的温度下沉积常规PECVD封装层，则封装层可以具有比在低于300°C的温度下沉积的封装层少的氢含量，但在高于300°C的温度下沉积的封装层可能不太容易受UV处理引起的改变的影响，因此UV处理可能无助于降低这种封装层的总体氢含量。因此，UV处理适合于其中在低于约300°C的温度下沉积封装层的实施方式。[0089]在一些实施方式中，沉积期间的衬底温度可以不同于UV处理期间的衬底温度。在其中在沉积和UV处理之间也使用周期性等离子体处理的一些实施方式中，周期性等离子体处理期间的衬底温度可以与沉积期间的衬底温度相同或不同。在多种实施方式中，尽管衬底温度不同，但是每个操作期间的衬底温度可以低于约300°C。针对沉积和UV处理所选择的温度可取决于待沉积的封装层材料。例如，含锗的封装层包括锗-氢键，其具有比硅-氢键的能量低的能量。因此，对于含锗的封装层的沉积和处理，沉积可以在较高的温度例如在约300°C下进行，并且可以在相同的较高温度下用UV辐射进行处理，因为含锗的封装层尽管该层在较高温度下沉积以产生比在较低温度下沉积的层具有更少氢含量的层锗与氢之间的键能小于硅与氢之间的键能，因此UV辐射能够改变在较高温度下沉积的膜的锗-氢键，而UV辐射可能不能改变在相同温度下沉积的膜的硅-氢键。因此，在一些实施方式中，为了沉积含硅封装层，可以在较低的沉积温度例如低于约250°C的温度沉积含硅封装层，然后在例如约300°C的温度下进行UV辐射。[0090]在一个示例中，可以通过上面关于图2B描述的方法沉积封装层，然后可以在低于约300°C例如约300°C，或约250°C的温度下进行UV处理。在另一个示例中，可以通过上述关于图2C描述的方法沉积封装层，然后可以在低于约300°C的温度下进行UV处理。在另一个示例中，可以通过上述关于图2B描述的方法沉积封装层，然后可以进行如关于操作215a和215b所述的后处理，然后可以在低于约300°C的温度下进行UV处理。在另一个示例中，可以通过上述关于图2C描述的方法沉积封装层，然后可以进行如关于操作215a和215b所述的后处理，然后可以在低于约300°C温度下进行UV处理。[0091]图3是示出根据某些公开的实施方式的方法的示例的示例性时序图。方法300包括沉积阶段303、周期性等离子体后处理阶段315和UV处理阶段325。沉积阶段303可对应于图2A的操作203。在该示例性工艺300中，沉积阶段303包括使用如上文关于图2B所述的脉冲等离子体PECVD沉积封装层。当沉积含硅封装层时提供示例性工艺300。如图所示，在沉积阶段303期间可以使惰性气体流动。在沉积阶段303期间含硅前体也是恒定流动的，并且第二反应物可以是上面关于图2B的操作213a描述的任何反应物，其也可以在沉积阶段303期间恒定流动。如沉积阶段303所示，等离子体可以被施以脉冲，使得等离子体以短脉冲形式接通和关断。在此阶段，不使用紫外线暴露。[0092]在周期性等离子体后处理阶段315中，惰性气体可以继续流动。注意，尽管在方法300中使用的惰性气体作为后处理气体用于后处理以点燃等离子体，但是在一些实施方式中，周期性等离子体后处理可以使用后处理气体其不是惰性气体和或不是用于输送工艺气体的载气进行。例如，可以使用如上文关于图2A所述的任何合适的后处理气体来产生用于后处理的等离子体。周期性等离子体后处理阶段315可以对应于图2A的操作215a和215b。在该阶段期间，关断含硅前体流和第二反应物流，以防止任何材料沉积到衬底上。例如，如图3所示，等离子体被接通和关断两个循环。注意，在周期性等离子体后处理阶段的每次暴露期间的等离子体接通的持续时间长于沉积期间使用的短脉冲。注意，尽管在这里描述了两个周期，但是在一些实施方式中，周期性等离子体后处理可以执行一个循环，或者可以执行两个或更多个循环。尽管在该实施例中UV处理阶段325紧接周期性等离子体后处理阶段315,但在一些实施方式中，可以在周期性等离子体后处理阶段315之后执行另一沉积阶段。在周期性等离子体后处理阶段315期间，没有UV暴露。[0093]在UV处理阶段325中，可以关断惰性气体，并且包括含硅前体和第二反应物流动的所有反应物流被切断。这里，等离子体没有被点燃，并且只有UV辐射被接通以改变、致密化和或固化沉积的封装层。UV处理阶段325可对应于图2A的操作225。装置[0094]本文提供的沉积技术可以在等离子体增强化学气相沉积PECVD室或保形膜沉积CFD室中实施，或在一些实施方式中，在原子层沉积ALD室中实施。这样的室可以采取多种形式，并且可以是包括一个或多个室或反应器有时包括多个站）的装置的一部分，一个或多个室或反应器例如关于图7进一步详细描述的，其各自可以容纳一个或多个衬底或晶片并且可以被配置为执行各种衬底处理操作。一个或多个室可以将衬底保持在限定的一个或多个位置在该位置内具有或不具有运动，例如旋转、振动或其它搅动上。在一个实施方式中，在该工艺期间，经历膜沉积的衬底可以从室内的一个站传送到另一个站或从装置内的一个室传送到另一个室）。在其它实施方式中，衬底可以从装置内的室传送到室以执行不同的操作，例如UV暴露操作、蚀刻操作或光刻操作。完整的膜沉积可以完全在单个站进行，或者对于任何沉积步骤可以进行总膜厚度的任何部分。在处理时，每个衬底可以通过基座、衬底卡盘和或其它衬底保持装置保持在合适位置。对于其中要加热衬底的某些操作，该装置可以包括加热器，例如加热板。[0095]图4提供了描述为了实现本文所述的方法而布置的各种反应器组件的简单框图。反应器400可用于沉积如本文所述的封装层。如图所示，反应器400包括处理室424,处理室424包围反应器的其它部件并且用于容纳由包括与接地加热器块420—起工作的喷头414的电容放电型系统产生的等离子体。高频HF射频RF发生器404和低频LFRF发生器402可以连接到匹配网络406和喷头414。由匹配网络406提供的功率和频率可以足以从提供给处理室424的工艺气体产生等离子体。例如，匹配网络406可提供100W至1000W的功率。HFRF组件通常可以在IMHz至IOOMHz之间，例如13.56MHz。在存在LF组件的操作中，LF组件可以小于约IMHz，例如100kHz。在一些实施方式中，等离子体可以以约300Hz和约1.5kHz之间的脉冲频率例如对于占空比为约500Hz施以脉冲。控制器428可以被配置为将每个等离子体脉冲的持续时间设置为约〇.05毫秒到约5毫秒，例如介于约0.02毫秒到约1.9毫秒之间的持续时间。在一些实施方式中，等离子体可以接通以进行作为如本文所述的后处理的周期性等离子体处理。对于周期性等离子体处理，等离子体可以接通持续介于约10秒和约50秒之间的持续时间。[0096]在反应器400内，基座418可以支撑衬底416。基座418可以包括卡盘、叉或升降销未示出），以在沉积和或后处理操作期间和之间保持和传送衬底416。卡盘可以是可用于工业和或研究的静电卡盘、机械卡盘或各种其他类型的卡盘。[0097]可以经由入口412引入多种工艺气体。例如，气体可以包括含IV族的前体，例如含硅前体或含锗前体。气体可以包括第二反应物，例如氢、含碳反应物、含氧反应物、含氧和碳的反应物、含氮反应物例如氮或氨及其组合。在一些实施方式中，也可以使惰性气体或载气流动。示例性的惰性气体包括氩气、氦气，并且在一些情况下，包括氮气。在一些实施方式中，在将工艺气体输送到处理室424之前转移载气。[0098]多个源气体管线410连接到歧管408。气体可以是预混合的或不是预混合的。可以采用适当的阀和质量流量控制机构来确保在该工艺的沉积和后处理阶段期间输送正确的工艺气体。在以液体形式输送化学前体的情况下，可以采用液体流控制机构。然后，在加热到以液体形式供应的化学前体的蒸发点以上的温度的歧管中运输期间，这样的液体可以被蒸发并与工艺气体混合，之后到达处理室424。[0099]诸如含硅前体或含氮气体之类的工艺气体可经由出口422离开处理室424。真空栗440，例如一级或两级机械干式栗和或涡轮分子栗，可用于将工艺气体从处理室424中抽出并通过使用闭环控制的流限制装置例如节流阀或摆阀）在处理室424内保持适当的低压。[0100]装置400包括控制器428,控制器428可以包括一个或多个存储器装置、一个或多个大容量存储装置以及一个或多个处理器。处理器可以包括CPU或计算机、模拟和或数字输入输出连接、步进电机控制器板等。装置400包括用于控制处理工具400的工艺状态和硬件状态的系统控制器428。控制器428可以被配置为以各种流率输送某些工艺气体持续某些持续时间，并且控制等离子体频率、等离子体脉冲频率、等离子体功率和其它工艺条件，如本文所述。控制器428可以被配置为根据一些实施方式来接通和关断等离子体。控制器428可以具有下面关于图7描述的控制器750的任何特性。[0101]在一些实施方式中，封装层可以在远程等离子体化学气相沉积OiPCVD室中沉积。图5示出了可以用于某些基于自由基的工艺（例如基于自由基的封装层沉积工艺）的装置500的简化视图。根据某些实施方式，也可以使用其它基于自由基的方法和反应室。装置500包括处理室524，处理室524包括室壁503、室底板504和室顶板505。处理室524内部是衬底支撑件518，衬底516位于衬底支撑件518上。处理室524还包括入口508和排出口509。远程等离子体源510设置在处理室524上方。远程等离子体源510包括用于在远程等离子体源内产生等离子体的等离子体发生器未示出）。等离子体发生器包括用于产生等离子体的硬件例如，线圈、电极等），等离子体可以是电感耦合等离子体、电容耦合等离子体、微波耦合等离子体等。远程等离子体源510与处理室524由具有多个喷头孔514的喷头514a分开。远程等离子体源510具有用于提供用于产生远程等离子体的气体的入口512。装置500包括用于控制处理工具500的工艺状态和硬件状态的系统控制器550。控制器550可以具有下面关于图7描述的控制器750的任何特性。[0102]在多种实施方式中，沉积的封装层可以进行如所公开的实施方式中所述的紫外UV后处理，例如关于如上所述的图2A的操作225。在一些实施方式中，包括沉积的封装层的衬底可以被转移到室中，以固化衬底或将衬底暴露于UV辐射。图6示出了用于将衬底616暴露于UV的暴露室624的不例的不意图。例如，图6所不的装置600可以用于执彳丁如上文关于图2A所述的操作225。装置600具有由喷头组件或面板617分隔开的等离子体产生部分611和暴露室624。在暴露室624内，台板域台）618提供晶片支撑。台板618配有加热冷却元件。在一些实施方式中，台板618还被配置成将偏置施加到衬底616上。通过管道607经由真空栗在曝光室624中获得低压。气态处理气体的来源通过入口612提供气体流到装置600的等离子体产生部分611。等离子体产生部分611可以由感应线圈（未示出）包围。在操作期间，将气体混合物引入等离子体产生部分611，感应线圈被通电，并且在等离子体产生部分611中产生等离子体。喷头组件614可以具有施加的电压并且终止一些离子的流并允许中性流物质流入暴露室624。装置600包括用于控制装置600的工艺条件和硬件状态的系统控制器650。控制器650可以具有下面关于图7描述的控制器750的任何特性。[0103]如上所述，本文所讨论的用于沉积和后处理封装的技术可以在多站或单站工具上实现。图7是这种工具的示例的示意图。在具体实施方式中，可以使用具有4站沉积方案的300mmLamVector™工具或具有6站沉积方案的200mmSequel™工具。在一些实施方式中，可以使用用于处理450mm衬底的工具。在多种实施方式中，可以在每次沉积和或后沉积等离子体处理之后对衬底进行换位，或者如果蚀刻室或站也是相同工具的一部分，则可以在蚀刻步骤之后进行换位，或者可以在单个站进行多次沉积和处理之后对衬底进行换位。[0104]图7示出了具有入口负载锁702和出口负载锁704的多站处理工具700的实施方式的示意图，入口负载锁702和出口负载锁704中的一者或两者可以包括远程等离子体源。机械手706在大气压强下被配置成经由大气端口710将晶片从通过舱708装载的片盒移动到入口负载锁702中。通过机械手706将晶片放置在入口负载锁702中的基座712上，关闭大气端口710，并且负载锁702被抽气。在入口负载锁702包括远程等离子体源的情况下，在入口负载锁702,可以将晶片暴露于入站负载锁702中的远程等离子体处理，然后引入到处理室714。此外，也可以在入口负载锁702中加热晶片，例如，以去除水分和吸附的气体。在一些实施方式中，晶片可以经受入站负载锁702中的如本文其他地方所描述的“温度浸泡”。[0105]打开处理室714的室输送端口716,另一个机械手未示出）将晶片放置在反应器中所示的第一站的基座上的反应器中，以用于处理。虽然图7所示的实施方式包括负载锁，但是应当理解，在一些实施方式中，可以使晶片直接进入处理站。[0106]所描绘的处理室714包括在图7所示的实施方式中从1到4编号的四个处理站。每个站具有加热的基座对于站1示出为718和气体管线入口。应当理解，在一些实施方式中，每个处理站可以具有不同目的或多个目的。例如，在一些实施方式中，处理站可以在PECVD沉积模式和周期性等离子体后处理工艺模式之间切换。在一些实施方式中，处理站可以在化学气相沉积CVD工艺模式和等离子体增强化学气相沉积PECVD工艺模式之间切换。在一些实施方式中，处理站可以在PECVD工艺模式和RPCVD工艺模式之间切换。附加地或替代地，在一些实施方式中，处理室714可以包括一个或多个匹配成对的原子层沉积或等离子体增强的原子层沉积处理站。虽然所描绘的处理室714包括四个站，但是应当理解，根据某些公开的实施方式的处理室可以具有任何合适数量的站。例如，在一些实施方式中，处理室可具有五个或更多个站，而在其它实施方式中，处理室可具有三个或更少站。[0107]图7描绘了用于在处理室714内传送晶片的晶片处理系统790的一种实施方式。在一些实施方式中，晶片搬运系统790可以在各个处理站之间和或处理站和负载锁之间传送晶片。应当理解，可以采用任何合适的晶片搬运系统。非限制性示例包括晶片传送带和晶片搬运机械手。图7还描绘了用于控制处理工具700的工艺状态和硬件状态的系统控制器750的一种实施方式。系统控制器750可以包括一个或多个存储器装置756、一个或多个大容量存储装置754和一个或多个处理器752。一个或多个处理器752可以包括CPU或计算机、模拟和或数字输入输出连接、步进电机控制器板等。[0108]在一些实施方式中，系统控制器750控制处理工具700的所有活动。系统控制器750执行存储在大容量存储装置754中、加载到存储器装置756和在处理器752上执行的系统控制软件758。替代地，控制逻辑可以在控制器750中硬编码。专用集成电路、可编程逻辑器件例如，现场可编程门阵列或FPGA等可用于这些目的。在下面的讨论中，无论何处使用“软件”或“代码”，功能上可比较的硬编码逻辑都可以在其中使用。系统控制软件758可以包括用于控制定时、气体混合物、气体流量、室和或站压强、室和或站温度、晶片温度、目标功率电平、RF功率电平、衬底基座、卡盘和或基座位置、等离子体脉冲频率、等离子体暴露持续时间、UV辐射持续时间以及由处理工具700执行的特定工艺的其它参数的指令。系统控制软件758可以以任何合适的方式配置。例如，可以编写各种处理工具组件子程序或控制对象，以控制执行各种处理工具工艺所必需的处理工具组件的操作。系统控制软件758可以以任何合适的计算机可读编程语言进行编码。[0109]在一些实施方式中，系统控制软件758可以包括用于控制上述各种参数的输入输出控制（IOC排序指令。在一些实施方式中可以采用存储在与系统控制器750相关联的大容量存储装置754和或存储装置756上的其他计算机软件和或程序。用于此目的的程序或程序段的示例包括衬底定位程序、工艺气体控制程序、压强控制程序、加热器控制程序、UV暴露控制程序和等离子体控制程序。[oho]衬底定位程序可以包括用于处理工具组件的指令，该处理工具组件用于将衬底加载到基座上并控制衬底和处理工具的其它部件之间的间隔。[0111]工艺气体控制程序可包括用于控制气体组成（例如含硅气体、含锗气体、含氮气体、含碳气体、含氧和碳气体、含碳气体，后处理气体和本文所述的其它气体和流率的指令和任选地用于使气体在沉积之前流到一个或多个处理站中以稳定在这些处理站中的压强的代码。压强控制程序可以包括用于通过调节例如在处理站的排放系统中的节流阀、流入处理站内的气流等等来控制处理站内的压强的代码。[0112]加热器控制程序可包括用于控制流向用于加热衬底的加热单元的电流的代码。可替代地，加热器控制程序可控制传热气体如氦朝向衬底上的输送。[0113]等离子体控制程序可包括用于根据本文的实施方式设置施加到一个或多个处理站中的处理电极上的RF功率电平的代码。[0114]UV暴露控制程序可以包括用于根据本文的实施方式设置一个或多个处理站中的UV辐射的暴露持续时间的代码。[0115]压强控制程序可以包括用于根据本文的实施方式维持反应室中的压强的代码。[0116]在一些实施方式中，可以存在与系统控制器750相关联的用户界面。用户界面可以包括显示屏、装置和或工艺条件的图形软件显示器、以及诸如定点设备、键盘、触摸屏、麦克风等用户输入装置。[0117]在一些实施方式中，由系统控制器750调节的参数会涉及工艺条件。非限制性实例包括工艺气体组成和流率、温度、压强、等离子体条件例如，RF偏置功率电平等。这些参数可以以配方的形式提供给用户，配方可以利用所述用户界面输入。[0118]用于监控处理的信号可以由系统控制器750的模拟和或数字输入连接件从各种处理工具传感器提供。用于控制处理的信号可以在处理工具700的模拟和数字输出连接件上输出。可被监控的处理工具传感器的非限制性实例包括质量流量控制器、压力传感器例如压力计）、热电偶等。经适当编程的反馈和控制算法可以与来自这些传感器的数据一起使用，以保持工艺条件。[0119]系统控制器750可以提供用于执行上述沉积处理的程序指令。所述程序指令可以控制多种处理参数，如DC功率电平、RF功率电平、压强、温度、等离子体脉冲频率、等离子体暴露持续时间、UV暴露持续时间等。所述指令可以控制这些参数以根据本发明所描述的多种实施方式操作膜堆叠的原位沉积。[0120]系统控制器750将通常包括一个或多个存储器装置和被配置成执行指令的一个或多个处理器以使该装置将执行根据本文所公开的方法。包含用于控制根据所公开的实施方式的处理操作的指令的机器可读介质可以耦合到系统控制器750。[0121]在一些实施方式中，控制器750是系统的一部分，该系统可以是上述实施例的一部分。这样的系统可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和或特定的处理部件晶片基座、气体流系统等）。这些系统可与电子器件集成，以便在半导体晶片或衬底的处理之前、期间或之后控制这些系统的操作。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种组件或子部分。根据处理要求和或系统的类型的不同，控制器750可以被编程，以控制本发明所公开的工艺中的任何一些，包括控制处理气体的输送、温度设置例如，加热和或冷却）、压强设置、真空设置、功率设置、射频RF发生器设置、RF匹配电路设置、频率设置，流率设置、等离子体脉冲频率设置、UV暴露设置、流体输送设置、位置和操作设置、晶片的进出工具和其他转移工具和或连接到特定系统的或与特定系统接口的负载锁的传送。[0122]从广义上讲，控制器750可以被定义为接收指令、发出指令、控制操作、使能清洁操作、使能终点测量等的具有各种集成电路、逻辑、存储器、和或软件的电子器件。该集成电路可以包括固件形式的存储程序指令的芯片、数字信号处理器DSP、定义为专用集成电路ASIC的芯片和或执行程序指令例如，软件）的一个或多个微处理器、或微控制器。程序指令可以是以各种不同的设置或程序文件形式输送到控制器或系统的指令，不同的设置或程序文件定义用于在半导体晶片上或针对半导体晶片或向系统进行特定处理的操作参数。在一些实施方式中，所述操作参数可以是由工艺工程师定义的以完成晶片的一或多个种层、材料、金属、氧化物、硅、二氧化硅、表面、电路和或裸芯片的制造过程中的一个或多个处理步骤的配方的一部分。[0123]在一些实施方式中，控制器750可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器可以在“云端”或者是fab主机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，以改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些示例中，远程计算机例如，服务器可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和或设置的用户界面，这些参数和或设置然后从远程计算机传输到系统。在一些示例中，控制器750接收数据形式的指令，这些指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，这些参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器750可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标例如，本文所述的工艺和控制）工作。用于这些目的的分布式控制器的实例可以是与一个或多个远程集成电路例如，在平台水平或作为远程计算机的一部分通信的在室内的一个或多个集成电路，它们结合以控制室内的工艺。[0124]在一些实施方式中，可以提供被配置为执行本文描述的技术的装置。合适的装置可以包括用于执行各种处理操作的硬件以及具有根据所公开的实施方式的用于控制处理操作的指令的系统控制器750。系统控制器750通常将包括一个或多个存储器装置和与各种工艺控制设备例如阀、RF发生器、衬底处理系统等通信连接并被配置为执行指令的一个或多个处理器，使得装置将执行根据所公开的实施方式所述的技术，例如诸如在图2A-2C的操作中提供的技术。包含根据本公开的用于控制工艺操作的指令的机器可读介质可以耦合到系统控制器750。控制器750可以与各种硬件装置例如质量流量控制器、阀、RF发生器、真空栗等等通信地连接，以便于控制与本文所述的沉积操作相关联的各种工艺参数。[0125]在一些实施方式中，系统控制器750可以控制反应器700的所有活动。系统控制器750可以执行存储在大容量存储装置中的、加载到存储器装置中的以及在处理器上执行的系统控制软件。系统控制软件可以包括用于控制气流定时、衬底移动、RF发生器激活等的指令，以及用于控制气体混合物、室和或站压强、室和或站温度、衬底温度、目标功率电平、RF功率电平、衬底基座、卡盘和或基座位置以及由反应器装置700执行的特定工艺的其它参数的指令。例如，软件可以包括用于控制含硅前体的流率、反应物的流率、含氮气体的流率、等离子体频率、等离子体脉冲频率、等离子体功率、UV暴露时间、前体和反应物暴露时间、后处理气体的流率，以及针对上述每种流化学品的UV暴露时间的指令或代码。可以以任何合适的方式配置系统控制软件。例如，可以编写各种处理工具组件子程序或控制对象，以控制执行各种处理工具工艺所必需的处理工具组件的操作。系统控制软件可以以任何合适的计算机可读编程语言进行编码。[0126]系统控制器750通常可以包括被配置为执行指令的一个或多个存储器装置756和一个或多个处理器752,使得该装置将执行根据所公开的实施方式的技术。包含用于根据所公开的实施方式控制处理操作的指令的机器可读介质可以耦合到系统控制器750。[0127]示例性系统可以包括但不限于:等离子体蚀刻室或模块、沉积室或模块、旋转冲洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积PVD室或模块、化学气相沉积CVD室或模块、原子层沉积ALD室或模块、原子层蚀刻ALE室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和或制造中可以关联上或使用的任何其他的半导体处理系统。[0128]如上所述，根据工具将要执行的一个或多个工艺步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者将晶片的容器往来于半导体制造工厂中的工具位置和或装载口搬运的材料搬运中使用的工具通信。[0129]用于执行本文公开的方法的适当装置在2011年4月11日提交的，名称为“Plasmaactivatedconformalfilmdeposition”，并于2014年5月20日授权的美国专利Νο·8,728，956;和在2011年4月11日提交的，名称为“SILICONNITRIDEFILMSANDMETHODS”的美国专利申请No.13084，305中被进一步讨论并描述，其全部内容并入本文。[0130]本文所述的装置和方法可以结合光刻图案化工具或工艺使用，例如用于制造或制备半导体器件、显示器、LED、光伏面板等。典型地，但不是必然地，此类工具工艺将与普通的制造设施一起使用或执行。膜的光刻图案化通常包括以下操作中的一些或全部，每个操作能够使用多种可行的工具：（1使用旋涂或喷涂工具将光致抗蚀剂涂覆在工件上，即衬底上；（2使用热板或炉或UV固化工具固化光致抗蚀剂；（3使用例如晶片步进式曝光机之类的工具将光致抗蚀剂暴露于可见光或紫外线或X射线；⑷使抗蚀剂显影以便使用诸如湿式台之类的工具选择性地去除抗蚀剂，从而使其图案化；（5通过使用干式或等离子体辅助式的蚀刻工具将抗蚀剂图案转移到下伏膜或工件中；以及6使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。实验实验1[0131]针对氮化硅SiN封装层的沉积进行了实验。将包含4:1深宽比特征的第一衬底暴露于硅烷SiH4和氮和氨N2NH3的混合物中以沉积SiN封装层。第一衬底实现的台阶覆盖率为40%。[0132]在等离子体被以脉冲频率为0.02毫秒接通和1.98毫秒关闭和等离子体频率为13.56MHz在OW和500W之间施以脉冲时，将包含4:1深宽比特征的第二衬底在300°C下连续暴露于SiH4PN2NH3,以沉积300埃的SiN封装层。沉积膜的底部对顶部的比率为68%，侧壁对顶部比率为71%。所得到的衬底的示例如图9所示。图9包括衬底901，其具有TEOS903和在低压下沉积的SiN层905以及通过ALD沉积的氧化硅膜907。通过如本文所述的脉冲等离子体PECVD沉积的氮化硅层909被保形地沉积，衬底上的台阶覆盖率为70%。实验2[0133]进行了包括将非脉冲PECVD沉积的SiN封装层暴露于周期性等离子体后处理的实验。将包括通过非脉冲PECVD沉积的所沉积的SiN封装层的衬底暴露于具有氩氦后处理气体的等离子体，以用于后处理操作，持续时间为30秒，功率为2000W，等离子体频率为13.56MHz。将衬底暴露于以下暴露顺序：（a等离子体接通0.02毫秒，（b等离子体关掉1.98毫秒，（c重复a和b，（d使用10s-60s惰性等离子体进行后处理，（e重复a-d。[0134]仅用沉积的衬底虚线）和仅用周期性等离子体处理的衬底实线两者的FTIR光谱如图10所示。如图所示，实线显示Si-H键的减弱，其表明氢含量的降低和致密化峰的增强，两者都表明由周期性等离子体处理产生了较高质量的膜。实验3[0135]进行了用于将非脉冲PECVD沉积的SiN封装层暴露于UV暴露后处理的实验。包含通过非脉冲PECVD沉积的所沉积的SiN封装层的衬底在300°C的温度下以180nm至600nm的波长暴露于UV辐射持续300秒的持续时间。仅用沉积的衬底实线）和用UV处理的衬底虚线）的FTIR光谱如图11所示。如图所示，虚线显示1101处的N-H键的减弱，这表明氢含量减少;在1103处Si-H键的减弱，这也表明氢含量的降低；以及致密化峰增强。这些特征表明，UV处理产生了较高质量的膜。实验4[0136]使用远程等离子体化学气相沉积在250°C进行封装层的沉积实验。[0137]通过将氮自由基从远程等离子体引入到衬底，以及将硅烷输送到在喷头下游的衬底上，并将保持衬底的基座设置在250°C的温度下，在包含喷头的RPCVD室中的包含4:1的深宽比特征的第一衬底上沉积封装层。沉积膜的台阶覆盖率大于80%。[0138]通过将自由基从远程等离子体引入到衬底，以及将含硅前体输送到在喷头下游的衬底上，并将保持衬底的基座设置在250°C的温度下，在包含喷头的RPCVD室中的包含7:1的深宽比特征的第二衬底上沉积SiCO封装层。图12A示出了在执行湿蚀刻速率实验之前的衬底。衬底1200具有下伏层1201和TEOS1203,具有在低压强下沉积的SiN层1207和保形地沉积在衬底上的SiCO封装层1209。注意箭头1219所示的保形性。[0139]将衬底暴露于100:1稀释的HF溶液中持续5分钟。图12B示出了该暴露后的衬底1220。如图所示，由箭头1229指示的特征的顶部和侧壁没有显示蚀刻，从而表明沉积的封装层1209的湿蚀刻速率接近于0。实验5[0M0]通过各种方法进行了实验以沉积封装层。对衬底进行四种沉积方法。第一种方法包括使用常规PECVD暴露于连续等离子体连续暴露于含硅前体和第二反应物与连续等离子体），而没有后处理。等离子体功率设定为500W，等离子体频率为13.5MHz。该方法在图13A和13B中表示为白色条1302。[0141]第二种方法涉及脉冲等离子体PECVD连续暴露于含硅前体和第二反应物与脉冲等离子体），而没有后处理。等离子体在OW和500W之间施以脉冲，占空比为10%，脉冲频率为500Hz。该方法在图13A和13B中表示为对角条纹条1304。[0142]第三种方法涉及脉冲等离子体PECVD连续暴露于含硅前体和第二反应物与脉冲等离子体），具有周期性等离子体后处理。将脉冲等离子体沉积过程中的等离子体使用以500Hz的脉冲频率，在OW和500W之间，0.2毫秒RF接通1.8毫秒RF关断的脉冲进行脉冲。在周期性等离子体后处理期间，等离子体接通持续60秒，等离子体功率为2000W4站，功率密度=0.6Wcm2，等离子体频率为13.5610^。该方法在图13六和138中示出为水平条纹条1306。[0143]第四种方法包括使用常规PECVD暴露于连续等离子体连续暴露于含硅前体和第二反应物与连续等离子体与周期性等离子体后处理。等离子体功率设置为500W，等离子体频率为13.56MHz。使用连续等离子体沉积膜持续几秒钟以沉积25埃-30埃。然后将该膜暴露于等离子体后处理，其接通60秒的持续时间，等离子体功率为2000W，等离子体频率为13.56MHz。重复该循环，直到达到整个膜厚。该方法在图13A和13B中表示为阴影条1308。[0144]如图13A和13B所示的工艺条件A、B和C的工艺条件在下表1中概述。表1.用于沉积部分的工艺条件[0145]图13A示出了针对暴露于每组工艺条件并通过四种方法中的每一种沉积的衬底的所得氢含量。对于工艺条件A，经周期性等离子体处理的衬底的氢含量小于用脉冲等离子体和周期性等离子体处理的衬底的氢含量，并且这两种方法的氢含量都低于经受连续等离子体处理的衬底和经脉冲等离子体而无后处理处理的衬底的氢含量。这表明周期性等离子体后处理降低了氢含量，此外，在一些实施方式中，脉冲等离子体与后处理可能是可行的和合适的选择。[0146]对于工艺条件B，经受脉冲等离子体的衬底的氢含量最高，这表明在高温400°C下，脉冲等离子体在一些实施方式中可能不合适，但脉冲等离子体与周期性等离子体处理的组合显著降低了氢含量。单独的周期性等离子体处理也导致低的氢含量。这些结果表明，即使在400°C下沉积，脉冲体沉积与周期性等离子体处理的组合，或单独的周期性等离子体处理也可导致低含量的膜。[0147]对于工艺条件C，经连续等离子体和脉冲等离子体两者处理的衬底的氢含量都很高，但是任何一种与周期性等离子体处理的结合导致氢含量的显著降低，对于一些实施方式这进一步支持，即使衬底在400°C下沉积，周期性等离子体处理也可适用于降低氢含量。结果表明后处理降低了氢含量和湿蚀刻速率。[0148]图13B示出了当经受200:1氟化氢蚀刻剂时，图13A中每个衬底的所得湿蚀刻速率。对于工艺条件A，具有通过脉冲等离子体沉积的封装层，具有通过脉冲等离子体与周期性等离子体处理沉积的封装层，和具有通过周期性等离子体处理沉积的封装层的衬底的湿蚀刻速率低于具有通过连续等离子体沉积的封装层的衬底的湿蚀刻速率。沉积并进行周期性等离子体处理的封装层的湿蚀刻速率甚至低于没有后处理的脉冲等离子体沉积的封装层的湿蚀刻速率。较低的湿蚀刻速率表明膜的质量较高，因此可以在后续处理中承受暴露于较苛刻的条件，从而允许封装层有效地保护下伏存储器堆叠。[0149]对于工艺条件B，显示出类似的趋势，因为也进行周期性等离子体处理的封装层比未进行后处理的层导致较低的湿蚀刻速率。同样，对于工艺条件C，也显示出类似的趋势，其中沉积并进行周期性等离子体处理的封装层的湿蚀刻速率与没有进行周期性等离子体处理的层相比具有显著较低的湿蚀刻速率。结论[0150]尽管为了清楚理解的目的，已经在一定程度上详细描述了前面的实施方式，但显而易见的是，可以在所附权利要求的范围内实施某些改变和修改。应当注意，存在实现本实施方式的方法、系统和装置的许多替代方式。因此，本实施方式被认为是说明性的而不是限制性的，并且实施方式不限于本文给出的细节。

权利要求：1.一种封装衬底上的存储器装置的方法，所述方法包括：i在低于300°C的衬底温度下将具有存储器装置的所述衬底暴露于沉积前体和反应物；以及ii点燃等离子体以在所述存储器装置上沉积封装层，所述封装层是密封的并且具有小于15%的氢含量。2.根据权利要求1所述的方法，其还包括在低于300°C的温度下将所述封装层暴露于后处理工艺。3.根据权利要求1所述的方法，其中所述封装层选自氮化娃、未掺杂的碳化娃、掺杂氧的碳化硅、氮化锗、未掺杂的碳化锗和掺杂氧的碳化锗。4.根据权利要求1所述的方法，其还包括对所述等离子体施以脉冲以沉积所述封装层。5.根据权利要求1所述的方法，其中所述封装层通过远程等离子体增强化学气相沉积沉积。6.根据权利要求2所述的方法，其中所述后处理工艺包括将所述衬底暴露于后处理气体并在没有反应物的情况下点燃第二等离子体。7.根据权利要求2所述的方法，其中所述后处理工艺包括将所述衬底暴露于紫外辐射。8.—种封装衬底上的存储器装置的方法，所述方法包括：i在低于约300°C的衬底温度下将所述衬底暴露于沉积前体和反应物；以及⑹当所述衬底暴露于沉积反应物时，以介于约IOOHz和约6Hz之间的脉冲频率对等离子体施以脉冲持续介于约0.02毫秒和约5毫秒的持续时间，以形成封装层，其中所形成的所述封装层选自氮化硅、未掺杂的碳化硅、掺杂氧的碳化硅、氮化锗、未掺杂的碳化锗和掺杂氧的碳化锗。9.一种存储器装置，其包括：存储器堆叠；气密封装层，其沉积在所述存储器堆叠上并封装所述存储器堆叠，所述封装层通过暴露于沉积前体、反应物和等离子体在低于约300°C的衬底温度下沉积，所述封装层具有低于15%的氢含量。10.—种用于处理包含半导体材料的半导体衬底的装置，所述装置包括：一个或多个处理室，其中至少一个处理室包括用于加热所述半导体衬底的加热基座；等离子体发生器；通向所述处理室的一个或多个气体入口和相关联的流控制硬件；以及控制器，其具有至少一个处理器和存储器，其中所述至少一个处理器和所述存储器彼此通信地连接，所述至少一个处理器至少与所述流控制硬件可操作地连接，以及所述存储器存储计算机可执行指令，所述计算机可执行指令用于控制所述至少一个处理器，以至少通过以下操作控制所述流控制硬件：i将基座温度设定为低于约300°C的温度；ii将沉积前体和反应物引入所述一个或多个处理室；以及iii当将所述沉积前体和所述反应物引入所述一个或多个处理室时，以脉冲方式点燃等离子体，以形成小于15%氢含量的气密封装层。

百度查询： 朗姆研究公司 封装方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD