申请/专利权人:北京时代民芯科技有限公司;北京微电子技术研究所
申请日:2017-12-18
公开(公告)日:2020-10-16
公开(公告)号:CN108318872B
主分类号:G01S7/41(20060101)
分类号:G01S7/41(20060101)
优先权:
专利状态码:有效-授权
法律状态:2020.10.16#授权;2018.08.17#实质审查的生效;2018.07.24#公开
摘要:高效数字式八脉冲对消器实现方法,涉及雷达数字信号处理领域;包括如下步骤:步骤一、将接收到的八路雷达回拨数据写入片外存储器,进行存储;步骤二、采用片内存储管理单元同时读取片外存储器中的八路雷达回拨数据;步骤三、确定片内存储管理单元读取的八路雷达回拨数据分别对应的加权系数;并将八路雷达回拨数据分别与对应的加权系数相乘;步骤四、将带有加权系数的发送至外部八脉冲对消运算器,实现对消运算;本发明节省了7×2Mb容量的片内SRAM存储器,极大降低了设计规模和功耗,提高了八脉冲对消运算效率。
主权项:1.高效数字式八脉冲对消器实现方法,其特征在于:包括如下步骤:步骤一、将接收到的八路雷达回拨数据写入片外存储器,进行存储;步骤二、采用片内存储管理单元同时读取片外存储器中的八路雷达回拨数据;步骤三、确定片内存储管理单元读取的八路雷达回拨数据分别对应的加权系数;并将八路雷达回拨数据分别与对应的加权系数相乘;步骤四、将带有加权系数的发送至外部八脉冲对消运算器,实现对消运算;所述的步骤一中,每路雷达回拨数据为32K×64bit;所述的步骤二中,采用2个片外存储器同时工作,当其中一个片外存储器写入八路雷达回拨数据过程中,片内存储管理单元实现对另一个片外存储器中八路雷达回拨数据的读取;所述的步骤三中,确定八路雷达回拨数据分别对应加权系数的方法为:设定二项式a-b8,二项式a-b8展开式的系数分别为1、-7、21、-35、35、-21、7和-1;1、-7、21、-35、35、-21、7和-1即为八路雷达回拨数据的加权系数;所述的步骤三中,按时间顺序,第一路写入片外存储器的雷达回拨数据对应的加权系数为1;第二路写入片外存储器的雷达回拨数据对应的加权系数为-7;第三路写入片外存储器的雷达回拨数据对应的加权系数为21;第四路写入片外存储器的雷达回拨数据对应的加权系数为-35;第五路写入片外存储器的雷达回拨数据对应的加权系数为35;第六路写入片外存储器的雷达回拨数据对应的加权系数为-21;第七路写入片外存储器的雷达回拨数据对应的加权系数为7;第八路写入片外存储器的雷达回拨数据对应的加权系数为-1。
全文数据:高效数字式八脉冲对消器实现方法技术领域[0001]本发明涉及一种雷达数字信号处理领域,特别是一种高效数字式八脉冲对消器实现方法。背景技术[0002]脉冲对消器是实现动目标显示MTI和动目标检测MTD两种杂波抑制技术的核心运算单元。[0003]传统方式下的八脉冲对消器原理框图,包括延时线、加权系数、对消运算三个部分。其中,延时线的实现有模拟和数字两种实现方式,随着技术的发展,体积大、结构复杂且成本高、总延时量难以精确控制的模拟延时线逐渐被延时时间长、延时精度高、对消运算简便的数字延时线所替代。虽然数字延时线具有适应各类结构对消器的特点,但其不足之处是:延时线的引入带来对消运算效率的低下;同时,雷达回波信号的大数据量带来数字式延时线规模的增加,多个延时线的使用更加带来所需资源的急剧膨胀,增加了设计成本。发明内容[0004]本发明的目的在于克服现有技术的上述不足,提供高效数字式八脉冲对消器实现方法,节省了7x2Mb容量的片内SRAM存储器,极大降低了设计规模和功耗,提高了八脉冲对消运算效率。[0005]本发明的上述目的是通过如下技术方案予以实现的:[0006]高效数字式八脉冲对消器实现方法,包括如下步骤:[0007]步骤一)、将接收到的八路雷达回拨数据写入片外存储器,进行存储;[0008]步骤二)、采用片内存储管理单元同时读取片外存储器中的八路雷达回拨数据;[0009]步骤三)、确定片内存储管理单元读取的八路雷达回拨数据分别对应的加权系数;并将八路雷达回拨数据分别与对应的加权系数相乘;[0010]步骤四)、将带有加权系数的发送至外部八脉冲对消运算器,实现对消运算。[0011]在上述的高效数字式八脉冲对消器实现方法,所述的步骤一)中,每路雷达回拨数据为32KX64bit。[0012]在上述的高效数字式八脉冲对消器实现方法,所述的步骤二)中,采用2个片外存储器同时工作,当其中一个片外存储器写入八路雷达回拨数据过程中,片内存储管理单元实现对另一个片外存储器中八路雷达回拨数据的读取。[0013]在上述的高效数字式八脉冲对消器实现方法,所述的步骤三)中,确定八路雷达回拨数据分别对应加权系数的方法为:[0014]设定一项式a—b8,一项式a—b8展开式的系数分别为1、—7、2i、—35、35、_21、7和-1;1、-7、21、-35、35、_21、7和-1即为八路雷达回拨数据的加权系数。[0015]在上述的高效数字式八脉冲对消器实现方法,所述的步骤三)中,按时间顺序,第一路写入片外存储器的雷达回拨数据对应的加权系数为1;第二路写入片外存储器的雷达回拨数据对应的加权系数为-7;第三路写入片外存储器的雷达回拨数据对应的加权系数为21;第四路写入片外存储器的雷达回拨数据对应的加权系数为-35;第五路写入片外存储器的雷达回拨数据对应的加权系数为35;第六路写入片外存储器的雷达回拨数据对应的加权系数为-21;第七路写入片外存储器的雷达回拨数据对应的加权系数为7;第八路写入片外存储器的雷达回拨数据对应的加权系数为-1。[0016]在上述的高效数字式八脉冲对消器实现方法,所述步骤二)中,片内存储管理单元采用burst8方式同时读取片外存储器中的八路雷达回拨数据。[0017]在上述的高效数字式八脉冲对消器实现方法,所述步骤二)中,片内存储管理单元每次burst读取同时读取每路雷达回拨数据中的64bit数据。[0018]本发明与现有技术相比具有如下优点:[0019]1本发明取消了传统八脉冲对消器中所需的七条延时线,节省了7X2Mb容量的片内SRAM存储器,极大降低了设计规模和功耗,提高了八脉冲对消运算效率,实现了数字式八脉冲对消器的高效对消运算。附图说明[0020]图1为本发明流程示意图;[0021]图2为本发明的高效数字式八脉冲对消器原理框图。具体实施方式[0022]下面结合附图和具体实施例对本发明作进一步详细的描述:[0023]克服现有技术的不足之处,提出一种高效的数字式八脉冲对消器实现方法,该方法通过存储管理单元MMU的高效读取控制措施可同时读入八路雷达回波信号数据进行对消运算,取消了传统八脉冲对消器中所需的七条延时线,节省了7X2Mb容量的片内SRAM存储器,极大降低了设计规模和功耗,提高了八脉冲对消运算效率。[0024]如图1所示为流程示意图,由图可知,高效数字式八脉冲对消器实现方法,包括如下步骤:[0025]步骤一)、将接收到的八路雷达回拨数据写入片外存储器,进行存储;每路雷达回拨数据为32KX64bit。[0026]步骤二)、采用片内存储管理单元同时读取片外存储器中的八路雷达回拨数据;本发明采用2个片外存储器同时工作,当其中一个片外存储器写入八路雷达回拨数据过程中,片内存储管理单元实现对另一个片外存储器中八路雷达回拨数据的读取。[0027]片内存储管理单元采用burst8方式同时读取片外存储器中的八路雷达回拨数据。片内存储管理单元每次burst读取同时读取每路雷达回拨数据中的64bit数据。[0028]步骤三)、确定片内存储管理单元读取的八路雷达回拨数据分别对应的加权系数;并将八路雷达回拨数据分别与对应的加权系数相乘;确定八路雷达回拨数据分别对应加权系数的方法为:[0029]设定二项式a—b8,二项式a—b8展开式的系数分别为1、-7、21、-35、35、-21、7和-1;1、-7、21、-35、35、-21、7和-1即为八路雷达回拨数据的加权系数。[0030]按时间顺序,第一路写入片外存储器的雷达回拨数据对应的加权系数为1;第二路写入片外存储器的雷达回拨数据对应的加权系数为-7;第三路写入片外存储器的g达回饭数据对应的加权系数为21;第四路写入片外存储器的雷达回拨数据对应的加权系数为-35;第五路写入片外存储器的雷达回拨数据对应的加权系数为35;第六路写入片外存储器的雷达回拨数据对应的加权系数为-21;第七路写入片外存储器的雷达回拨数据对应的加权系数为7;第八路写入片外存储器的雷达回拨数据对应的加权系数为-1。[0031]步骤四)、将带有加权系数的发送至外部八脉冲对消运算器,实现对消运算。[0032]本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
权利要求:1.高效数字式八脉冲对消器实现方法,其特征在于:包括如下步骤:步骤一)、将接收到的八路雷达回拨数据写入片外存储器,进行存储;步骤二)、采用片内存储管理单元同时读取片外存储器中的八路雷达回拨数据;步骤三)、确定片内存储管理单元读取的八路雷达回拨数据分别对应的加权系数;并将八路雷达回拨数据分别与对应的加权系数相乘;步骤(四)、将带有加权系数的发送至外部八脉冲对消运算器,实现对消运算。2.根据权利要求1所述的高效数字式八脉冲对消器实现方法,其特征在于:所述的步骤一)中,每路雷达回拨数据为32KX64bit。3.根据权利要求1所述的高效数字式八脉冲对消器实现方法,其特征在于:所述的步骤二)中,采用2个片外存储器同时工作,当其中一个片外存储器写入八路雷达回拨数据过程中,片内存储管理单元实现对另一个片外存储器中八路雷达回拨数据的读取。4.根据权利要求1所述的高效数字式八脉冲对消器实现方法,其特征在于:所述的步骤三中,确定八路雷达回拨数据分别对应加权系数的方法为:设定二项式a—b8,二项式a—b8展开式的系数分别为1、-7、21、-35、35、-21、7和-1;1、-7、21、_35、35、-21、7和-1即为八路雷达回拨数据的加权系数。5.根据权利要求4所述的高效数字式八脉冲对消器实现方法,其特征在于:所述的步骤三)中,按时间顺序,第一路写入片外存储器的雷达回拨数据对应的加权系数为1;第二路写入片外存储器的雷达回拨数据对应的加权系数为_7;第三路写入片外存储器的雷达回拨数据对应的加权系数为21;第四路写入片外存储器的雷达回拨数据对应的加权系数为-35;第五路写入片外存储器的雷达回拨数据对应的加权系数为35;第六路写入片外存储器的雷达回拨数据对应的加权系数为-21;第七路写入片外存储器的雷达回拨数据对应的加权系数为7;第八路写入片外存储器的雷达回拨数据对应的加权系数为-1。6.根据权利要求1所述的高效数字式八脉冲对消器实现方法,其特征在于:所述步骤二中,片内存储管理单元采用bursts方式同时读取片外存储器中的八路雷达回拨数据。7.根据权利要求6所述的高效数字式八脉冲对消器实现方法,其特征在于:所述步骤二中,片内存储管理单元每次burst读取同时读取每路雷达回拨数据中的64bit数据。
百度查询: 北京时代民芯科技有限公司;北京微电子技术研究所 高效数字式八脉冲对消器实现方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。