申请/专利权人：重庆中科渝芯电子有限公司

申请日：2020-07-03

公开（公告）日：2020-10-20

公开（公告）号：CN111799224A

主分类号：H01L21/8238(20060101)

分类号：H01L21/8238(20060101)

优先权：

专利状态码：有效-授权

法律状态：2022.05.27#授权;2020.11.06#实质审查的生效;2020.10.20#公开

摘要：本发明公开与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法，方法步骤：1实施薄栅氧化层；2淀积栅多晶薄膜；3制作π型栅多晶结构；器件包括衬底、N型阱、自对准P型阱等。本发明实现了精细控制栅多晶厚度有效抑制后续氧化刻蚀工艺对于栅多晶纵向尺寸的影响，提高了栅多晶薄膜的电性能稳定性和工艺一致性，有效改善与高精密线性双多晶电容模块兼容性，有效提高了双多晶电容电压系数和近零偏压电容电压对称性。通过抑制掺杂离子特别是硼离子进入栅多晶薄膜，有效改善PMOS器件栅多晶表面平整性和产品长期可靠性。通过替代有机抗反射涂层，提高工艺兼容性并降低产品的制造成本，有效提升产品成品率和市场竞争力。

主权项：1.与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于，包括以下步骤：1在衬底24上形成N型阱注入区，并在N型阱注入区内形成N型阱13；在N型阱注入区以外区域形成自对准P型阱区，并内形成自对准P型阱20。2在N型阱注入区内形成P型MOS轻掺杂源漏注入区12和P型MOS源漏注入区17，并分别完成P型MOS轻掺杂源漏和P型MOS源漏的注入；3在N型阱注入区和自对准P型阱区部分表面形成n埃米的LOCOS场氧化层11，在N型阱注入区和自对准P型阱区未被LOCOS场氧化层11覆盖的表面区域形成m1埃米的厚栅氧化层；n，m1为自然数；4在LOCOS场氧化层11的平坦表面淀积多晶层18；在多晶层18表面淀积氧氮介质层19；在氧氮介质层19表面淀积栅多晶层15；5在低压器件有源区域去除m1埃米厚栅氧化层，完成清洗后形成m2埃米的低压MOS薄栅氧化层14；m2为自然数；6在低压MOS薄栅氧化层14上利用低压化学汽相沉积法淀积f埃米栅多晶层15；利用POCL3工艺完成栅多晶层掺杂；f为自然数；7利用低压化学汽相沉积法工艺在栅多晶层15上淀积g埃米厚度的氮氧介质保护层23，并采用光刻刻蚀工艺完成栅多晶层15曝光刻蚀；g为自然数；8对所述刻蚀后的栅多晶层15进行热氧化，并完成MOS管轻掺杂源漏注入；9完成侧壁保护层16复合介质淀积，并完成栅多晶侧壁回刻制作，形成π型栅多晶结构；10完成常规CMOS源漏注入工艺，并采用快速退火工艺激活掺杂杂质和消除薄膜应力；11采用低压化学汽相沉积法淀积二氧化硅介质层；12在上述膜层上，采用PECVD淀积USG低介电系数膜层，改善台阶填充覆盖性能；13采用化学机械抛光CMP工艺完成膜层平坦化加工，并采用干法刻蚀工艺完成器件接触孔加工；14采用钨溅射工艺和钨化学机械平坦化工艺完成器件接触孔填充加工，溅射铝硅铜膜层并完成金属连线刻蚀加工。

全文数据：

权利要求：

百度查询： 重庆中科渝芯电子有限公司 与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD