申请/专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司

申请日：2019-04-10

公开（公告）日：2020-10-23

公开（公告）号：CN111816562A

主分类号：H01L21/336(20060101)

分类号：H01L21/336(20060101);H01L29/423(20060101)

优先权：

专利状态码：在审-实质审查的生效

法律状态：2020.11.10#实质审查的生效;2020.10.23#公开

摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有伪栅结构和位于其顶部的硬掩膜层；形成保形覆盖硬掩膜层顶部和侧壁、伪栅结构侧壁、以及伪栅结构所露出基底的刻蚀停止层；在伪栅结构露出的基底上形成介质材料层；以刻蚀停止层顶部最高处为停止位置对介质材料层进行第一平坦化处理；进行第一平坦化处理后，对刻蚀停止层和介质材料层进行刻蚀处理，去除高于硬掩膜层顶部的刻蚀停止层和介质材料层；进行刻蚀处理后，以伪栅结构顶部为停止位置对介质材料层和硬掩膜层进行第二平坦化处理，剩余介质材料层作为层间介质层。本发明实施例有利于提高层间介质层顶面的平坦度，且降低所述栅极结构受损的概率。

主权项：1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有伪栅结构，所述伪栅结构顶部形成有硬掩膜层；形成保形覆盖所述硬掩膜层顶部和侧壁、伪栅结构侧壁、以及所述伪栅结构所露出的基底的刻蚀停止层；在所述伪栅结构露出的基底上形成介质材料层，所述介质材料层覆盖位于所述硬掩膜层上的刻蚀停止层；以所述刻蚀停止层顶部的最高处为停止位置，对所述介质材料层进行第一平坦化处理；进行所述第一平坦化处理后，对所述刻蚀停止层和介质材料层进行刻蚀处理，去除高于所述硬掩膜层顶部的刻蚀停止层和介质材料层；进行所述刻蚀处理后，以所述伪栅结构顶部为停止位置，对所述介质材料层和硬掩膜层进行第二平坦化处理，剩余所述介质材料层作为层间介质层。

全文数据：

权利要求：

百度查询： 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD