申请/专利权人:中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日:2019-04-12
公开(公告)日:2020-10-23
公开(公告)号:CN111816563A
主分类号:H01L21/336(20060101)
分类号:H01L21/336(20060101);H01L29/06(20060101);H01L29/78(20060101)
优先权:
专利状态码:在审-实质审查的生效
法律状态:2020.11.10#实质审查的生效;2020.10.23#公开
摘要:本发明一种半导体器件及其形成方法,包括步骤:提供衬底,所述衬底包括器件密集区和器件稀疏区,且所述衬底上形成有鳍部;在所述衬底上形成伪栅结构,所述伪栅结构横跨所述鳍部;在所述器件密集区的所述伪栅结构两侧的所述鳍部内形成第一沟槽,同时在所述器件稀疏区的所述伪栅结构两侧的所述鳍部内形成第二沟槽;在所述第一沟槽和所述第二沟槽内形成第一应力层;在所述伪栅结构的侧壁上形成牺牲侧墙;在所述第二沟槽的所述第一应力层上形成第二应力层;去除所述牺牲侧墙;利用在器件稀疏区进行二次外延生长应力层,平衡器件稀疏区和器件密集区的接触电阻,提高半导体器件性能的稳定性。
主权项:1.一种半导体器件的形成方法,其特征在于,包括:提供衬底,所述衬底包括器件密集区和器件稀疏区,且所述衬底上形成有鳍部;在所述衬底上形成伪栅结构,所述伪栅结构横跨所述鳍部;在所述器件密集区的所述伪栅结构两侧的所述鳍部内形成第一沟槽,同时在所述器件稀疏区的所述伪栅结构两侧的所述鳍部内形成第二沟槽;在所述第一沟槽和所述第二沟槽内形成第一应力层;在所述伪栅结构的侧壁上形成牺牲侧墙;在所述第二沟槽的所述第一应力层上形成第二应力层;去除所述牺牲侧墙。
全文数据:
权利要求:
百度查询: 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。